Команды безусл-го и усл-го перехода на проц-ру, аппаратные ср-ва для реализ-и

CALL передает управ-е внешней проц-ре, предв-но сохранив в стеке i для последующего возв-та в вызывающую проц-ру при помощи команды RET. CALL имеет различную форму записи в завис-ти от типа вызываемой проц-ры (дальняя или ближняя). RET, к-й заверш-ся вызываемая проц-ра, д.иметь тот же тип (дальний или ближний), что и вызывающая проц-ру команда CALL. Адрес вызываемой проц-ры м.б. задан непоср-но в команде CALL, в памяти или в регистре. При внутрисегм-й команде CALL в стеке сохр-ся текущее содерж-е сч-ка команд (IP), к-й указ-т на первый байт следующей за CALL командой.

При межсегм-й команде CALL в стеке сохр-ся текущее содерж-е регистра CS, в регистр CS помещ-ся знач-е сегмента из CALL, затем в стеке сохр-ся текущее содерж-е регистра IP, и в него запис-ся значение смещения из команды.

Команда RET возвр-т упр-е из вызв-й проц-ры команде, следующей за CALL. Если возврат осущ-ся из ближней проц-ры, возврат явл-ся внутрисегм-м (содерж-е CS остается неизм-м). При возврате из дальней проц-ры возврат явл-ся межсегм-м (из стека восст-ся знач-я CS и IP). Если в команде задано необязат-е знач-е, RET добавляет это знач-е к указ-лю стека SP. Это позв-т пропускать парам-ры, передаваемые ч/з стек перед командой CALL.

Команда JMP осущ-т безусл-ю передачу управ-я на указанный адрес. В отличие от CALL JMP не сохр-т в стеке i об адресе возврата. По JMP к сч-ку команд IP добавляется смещение, указанное в команде. Команды усл-го перехода вып-т или не вып-т передачу управ-я на указанный адрес в завис-ти от состояния флагов проц-ра на момент выпол-я команды. Эти команды провер-т различные комб-ции флагов и усл-й. Если усл-е истинно, осущ-ся передача управ-я на указанный адрес. Если условие неверно, управ-е перед-ся команде, след-й за командой усл-го перехода. (je(=), jne(!=), jb(>=)).

Это команды:

- записать в стек (push)

- прочитать из стека (pop)

Эти команды используются для временного запоминания в стеке содержимого регистров и их восстановления. При работе со стеком в процессе сохранения в него d содержимое регистра указателя стека при записи (команда PUSH) автоматически уменьшается на 1, а при считывании (команда POP) – увеличивается на 1. Стек растет вниз, а память вверх.

“+”: сокращ-ся время выпол-я команды, т.к. нет необх-ти обращ-ся к операндам основной памяти.

“-”: размер операнда ограничен разрядностью адресного поля команды.

Неявная адрес-я операндов (подразум-й операнд): inc r

dec r

В команде может не содерж-ся явных указаний об операнде; в этом случае операнд подраз-ся и фактически задается кодом операции команды. (mul, div)

В команде м. не содерж-ся явных указаний об адресе участвующего в операции операнда или адресе, по к-му д.б. размещен резул-т операции, но этот адрес подразумевается. (sub,add, mul, div)

“-“: можно адрес-ть огранич-й размер адресного простр-ва; невозмож-ть изменения адреса в процессе вычисления. Это огранич-т возмож-ть по произвол-му размещению пр-мы в ОП.

Косвенная адресация

Содерж-е адресного поля команды ост-ся неизменным в то время как косвенный адрес (А_исп) в процессе испол-я пр-мы измен-ся.

“+”: позвол-т проводить вычисл-я, когда адреса операндов заранее неизв-ны и появл-ся в процессе решения задач.

“-”: 2 обращения к осн-й памяти; нужно выделять доп-е ячейки памяти под косвенные адреса.

Во многих ВМ использ-ся многоуровневая косв-я адрес-я – при к-й к исполнит-му адресу ведет цепочка косвенных адресов; 1 из битов в каждом адресе служит признаком косвенной адрес-и.

б) регистровая адресация: косвенный адрес распол-н либо в спец-м регистре проц-ра (и тогда он в явном виде в команде не указ-ся) или в любом из РОН проц-ра.

Если для хранения косв-го адреса использ-ся спец-й регистр, то его номер не указ-ся.

“+”: т.к. косв-я адрес-я хран-ся в РОН, то треб-ся только 1 обращение; с помощью короткого адреса в коде команды возможно организ-ть обращ-е к основ-й памяти за операндом.

Принцип локальности распредел-я d (команд и операндов)

 - смещение относ-но текущего счетчика команд

“+”: уменьш-е длины кода команды.

Прогр-ма станов-ся перемещаемой в памяти. Независимо от текущ-го распол-я прог-мы в текущем простр-ве – взаимное распол-е команды и операнда остается неизменным.

Регистр-я адрес-я: наличие либо специализ-го базового регистра (БР), либо в его качестве использ-ся любой из РОН. 2 вар-та реализ-и: 1) суммирование смещения, обознач-го в адресном поле команд с содержимым базового регистра. При этом получ-ся исполнит-й адрес операнда; 2) получение исполнит-го адреса путем операции конкатенации (присоед-я) (использ-е РОН). В обоих случаях в БР содер-ся полноразряд-й адрес. Это смещение относ-но содерж-го БР.

В 1 вар-те ссылка на БР неявная, т.е. в коде команды отсутс-т эта i, автоматич-ки аппаратура организует передачу на суммирующую схему.

Во 2 вар-те в коде команды д. присут-ть поле номера РОН, указыв-щего на регистр, к-й использ-ся как БР. Положение этого массива в памяти м. изменяться. В БР занос-ся начал-й адрес массива, а адрес эл-та массива занос-ся в поле А_с в виде смещения относ-но А_нач массива. Смещение имеет длину <, чем исполнит-й адрес. Короткое смещение Ас расшир-ся до полной длины исполнит-го адреса путем добавл-я слева битов, совпадающими со значениями знакового разряда.

А₁:= (А₁)+ (А₂)

А_К – адрес яч-ки пам, а r – смещение относ-но этого адреса. В поле А_К наход полноразр-й адрес. Он выполн роль базы. Вычисление исполнительного адреса: Положение массива адресов может меняться в ходе прогр. В А_К заносится нач адрес эл-та массива, а адр эл-та массива указ в поле r самой ком-ды. В виде смещения отн-но нач массива. Смещённый адр имеет < длину, чем исполнит-й адр. Короткое смещ r расшир до полной длины исполн адреса, путём добавл. слева битов совпад-го со знач-м знакового разр-да.

В процессе обращ-я к эл-м массива содерж индексного р-ра модифицир-ся с помощью ком-ды, находящ в теле цикла, и к моменту возвращ-я в нач цикла, где распологается команда такого типа, к неизмен баз. адресу прибавл константа, котор формир-ся в индексн рег-ре.

При индексн адрес-и, котор предполаг-т для вычисл-я адреса операнда прибавл-е к содерж-му рег-ра заданной константы (индекса). Код этой конст располаг-ся в пам непоср-нно за кодом команды.

Организация стековой пам отличается от организации осн. пам. Для ОП характерна возм-ть доступа к любой яч. пам, по адресу обращ-я (запомин устр-во с произ доступом). Стек образует множ-во логически взаимосвязанных ячеек. Эти ячейки обслуж по дисциплине LIFO. Запись и считывание инф-и только из вершины стека. Извлеченная из стека инф-я удаляется. Инф поступ в верш стека из АЛУ автоматически. Или из осн пам ч/з регистр данных, при этом исрольз ком-ды push x, pop x, где x – адрес яч осн пам. Если поступ данные из осн пам в вершину стека, то содерж стека проталк на одну позицию вниз. Сохранение содерж верш стека: осуществл в яч пам с адр x. А из верш на шину д-х, а далее в ОП –> вверх стек на одну позицию. В АЛУ из верш из след за ней извлеч операнды и стек проталк на 2 позиции вверх. Возможны вар-ты, когда рез-т операц сразу же перепис в яч основн пам ч/з ком pop x. В верхн яч стека – где хран-ся операнды опер и р-т – это быстрод-е регистры, кот-е располож в процессоре. Остальн часть рег-ра может располог-ся в ОП или на жёстк диске. При напис прогр-ма выполн в след стр-ре: оспольз польская инверсн запись (Лукашевич). Эта форма записи однозначно опр-т порядок загрузки опер в стек. В программе запис только операцион-е и адр-е симв.

ЯВУ имеют следующие характеристики:

1) Оперируют многомерными, а не просто линейными данными (массивы, структуры, списки).

2) Им. резкое разграничение м/д данными и командами.

3) Данные им. характеристику (фиксир. зпт итд).

Принципы фон-нейм. арх-ры:

1) Прогр. данные в одной памяти.

2) Память линейна, одномерна (им. вид векторов, слов).

3) Отсутствие явного различия м/д командами и данными. Их идентифицирование не явно, при выполнении инф-и.

4) Нет никаких ср-в для того, чтобы отличить число с плавающей точкой от набора битов, котор представляют строку символов. Назначение данных определ-ся логикой программы.

Вывод: принцип организации ВМ фон-нейм арх-ры и принципы орг-и ЯВУ не только не согласовались, но и входили в противоречие. Эта проблема назыв – Семантический разрыв.

Следствием семантического разрыва явл:

1) Сложность компиляторов для отображения типов орг-и данных на линейную память. Объём получ-х кодов значит-но повышает объём подобных кодов для непоср-го реш-я задачи.

2) Высокая стоимость разработки программного обеспечения.

Пропытка преодолеть семантический разрыв привели к появлению 3х типов арх-р систем команд. (CISC, RISC, VLIW).

1) Небольшое кол-во рег-в в проц-ре; 2) Большое кол-во маш-х команд; 3) налич сложн ком-д, реализ операторы ЯВУ с помощью интерпрет-ра; 4) множ-во форматов ком-д; 5) разнообраз- способов адрес-и; 6) налич ком-д, в котор обраб-ка треб-т обращ-я к пам за операндами; 7) сложное УУ, что снизило произ-ть; 8) сложно орг-ть эфф-й конвейер команд.

1) Большое кол-во рег-в в проц-ре; 2) малое кол-во маш-х ком-д; 3) выполнен-е больш-ва ком-д за один цикл проц-ра; 4) малое кол-во форматов ком-д; 5) малое кол-во способов адрес-и; 6) отсутсв ком-д, в котор-х обработка треб-т обращ-я к пам за операндами; все ком-ды, за исключ ком-д загрузуи и сохр использ-т внутрипроц-е межрегистр-е пересылки; 7) устр-во управл с жесткой логикой; 8) позв-т орг-ть эфф-й конвейер команд. Принципы RISC: 1) все ком-ды выполн без интерпретатора, 2) компьютер должен начинать выполн-е большогоч-ла команд, 3) ком-ды должны легко декодироваться, 4) к пам должны обращ-ся олько ком-ды загрузки и сохр-я, 5) должно быть больш кол-во рег-в.

“+”: 1) площадь, выделяемая на кристалле микросхемы для реализ-и УУ существенно <. Появл-ся возмож-ть разместить на кристалле большое число регистров и др.узлов ЦП и компьютера. 2) Повыш-е быстрод-я за счет унификации набора команд, их размера и длител-ти выполн-я, ориентации на потоковую конвейерную обраб-ку и устранения периодов ожидания в конвейере, коротких линий связи в простом УУ, ускорения декодир-я команд, более быстродействующего УУ с “жесткой” логикой. Резул-т: сокращ-е времени выпол-я пр-мы или увелич-е скорости за счет сокращ-я числа циклов на команду. 3) Снижение стоимости и повыш-е надеж-ти за счет простого УУ. 4) Имеет сред-ва для непосредств-й поддержки ЯВУ и для упрощ-я разраб-ки компиляторов ЯВУ и в этом плане не уступает CISC.

“-”: сокращ-е числа команд – на выполнение ряда функ-й приход-ся тратить неск-ко команд вместо 1 в CISC. Это удлиняет код пр-мы, загрузку памяти, трафик команд м/д памятью и ЦП. В среднем RISC пр-ма на 30% длинее CISC-пр-мы, реализующей те же ф-ции. 2) Усложнение схемы декодир-я номера регистра приводит к увелич-ю времени доступа к ним. 3) Однословная команда исключ-т прямую адресац-ю для полного 32-битного адреса. Вывод: невозм-но сделать однознач-й вывод о неоспоримом преимущ-ве одной архит-ры над другой. Для определ-х областей использ-я лучшей оказ-ся одна из них.

1)Во VLIW неск-ко простых команд объед в 1 и выполн парал-но. 2) Длина к-ды в CISC – арх-ре варьируется, а в арх-ре RISC и VLIW – единая, фиксированная длина к-ды. 3) Располож-е полей в CISC т. же варьируются, в RISC и VLIW – неизменно. 4) Кол-во регистров в CISC до 32, часть из них специализированны, а в RISC и VLIW белее чем 200. 5) Доступ к памяти в CISC может выполн как часть к-д различн типов. Обращ-е к пам в к-х обработки д-х возможно, а в RISC и VLIW невозможно, им. только 2 команды – занесение i и считывание i.

Одноадр-й формат для хранен одного из операндов, использ регистр – аккумулятор. Этот регистр явл. источником и приёмником инф. Источником – берёт один из операндов, приёмником – запис рез-т. В явном виде регистр не адресуется. Заносится инф в акк-р по упр сигналу, котор формир-ся в рез-те дешифрации кода пр. В команде указ-ся только адрес 2го операнда, хран-ся в ОП. Для загрузки в акк-р из памяти исп команда LOAD, для записи из акк-ра в пам STORE.

Связь 1: из ОП перед-ся команда, кот должна исполняться (из ОП в р-р команд.) Связь 2: из р-ра команд в ОП (адр. части кода ком-д) перед адрес след-й ком-ды. Связь 3: занесение дан-х (одного операнда) из ОП на аккумул-р. Связь 4: занесение 2го операнда из ОП в р-р данных. Связь 5: одновременно оба опер-да (из акк и из р-ра д-х) поступ на входы АЛУ. Связь 6: рез-т из АЛУ поступ в ОП (по адр А присв содерж акк). Связь 7: из р-ра команд поступ код опер в дешифратор кода опер. Связь 8: поступает из дешифр кода опер, инф, котор настр АЛУ на выполн операции, записанной в поле кода опер команды.

В процессоре нах-ся массив регистров. разрядность регистров – фиксированная и как правило, совпад-т с разр-ю машинного слова. Регистровая арх-ра предполагает, что операнды могут нах-ся в либо в РОН либо в памяти. Выделяют 3 типа команд: регистр-регистр, регистр-память, память-память. Достоинства и недостатки регистровой арх-ры:

1) Регистр-регистр: достоинства: простота реализации, фиксир длина ком-ды, простая модель формир-я объектного кода при компиляции, вер-ть выполнения всех команд за одинак кол-во тактов. Недостатки: большая длина объектного кода из-за фиксир-й длины ком-ды.

2) Регистр-память: достоинства: данные м.быть доступны для загрузки в процессор, простота кодир-я, объектный код компактный. Недостатки: потеря 1го из операндов при записи рез-та.

3) Память-память: достоинства: компактность объектного кода, мал потребн-ть в регистрах. Недостатки: большое время на исполнение команд.

Относится к CISC арх-ре, машина фон-неймоновского типа, в котор вводятся РОН. Код опер регистр-регистр предназначен для арифм-логич ком-д, оба операнда нах в РОН. Адреса регистров запис в полях R₁ и R₂ ком-ды. Такие ком-ды выполн за 1 такт. Второй форм-т регистр-память, в ком-де есть поле для указ-я прям адреса яч пам (основной). Не исключ тот факт, что оба оператора нах в основн пам. В этом случ в ком-де присутств поля: КОп и есть 2 поля, в котор указ-ся адреса яч пам.

Из осн пам по связи 3 операнд поступ на регистр дан-х. И по связи 12 занос в один из РОН. Если рез-т выполн операц необх-мо запис в пам, из некотор РОН по связи 13 и по связи 4 операнд поступ в осн. пам. Если оба операнда, участв-е в операции нах в РОН, они одноврем-но по связям 8 и 9 поступ в АЛУ. Дешифрир-й КОп поступ по связи 11 в АЛУ и настраив-т АЛУ на выполн-е операц указ-й в поле КОп выполн-й ком-ды. По связи 10 рез-т занос-ся в 1 из РОН. Это дел в течение 1 такта (если это А или логич ком-да и рег-р). В нач рабоч цикла процессор выполн этап выборки кода ком-ды и размещ в рег-р команд (связь 1) -> процессор знает, что делать и где взять. По связи 2 из соотв полей р-ра ком-д в ОП поступ адресаопер-в участв-х в опер или дрес рез-та. Т.к операнды могут нах-ся в РОН, а рез-т может записан тоже в РОН, надо организ-ть обращ- е к рег-м, указ-м в полях кода ком-ды. По связи 6 для выборки опер-в из РОН адр рез-в поступ на вх селекторов 1 и 2. По связи 7 декодир номера (адреса) рег-р устанавл-ся связь с конкр рег-ми. Происх счит-е опер-в и посткпл их на вх АЛУ.

В арх-ре с выдел доступом к памяти обращ-е к осн пам возможно только с помощью двух специальных команд: load и store. В англ транскрипц данную арх-ру назыв Load/Store architecture. Ком-да load (загрузка) обеспеч-т счит-е знач-я из осн пам и занес-е его в регистр проц-ра (в ком обычно указ-ся адрес яч пам и номер рег-ра). Пересылка инф-и в противоположном направл-и произв-ся ком store (сохранение). Операнды во всех ком-х обраб-ки инф-и могут нах-ся только в регистрах проц-ра (чаще всего в РОН). Рез-т опер-и т.же занос в р-р. В арх-ре отсутств-т ком-ды обраб-ки, допуск-е прямое обращение к осн пам. Допуск-ся наличие в АСК огранич-го числа команд, где операнд явл частью кода ком-ды. АСК с выдел-м доступом к памяти характерна для всех ВМ с RISC-архитектурой. Команды в таких ВМ, как правило, имеют длину 32 бита и трехадресный формат. К дост-м АСК следует отнести простоту декодир-я и исполн ком-ды. Кол-во регистров > 200. Жесткое разделение арифметич-х и логич-х операций, кот выполн только над содерж РОН.

16. 
    Функции центрального УУ.
    

Т.о., основная функция УУ:

1) формирование управляющих сигналов, под действием кот. команды считываются из памяти в порядке, определяемом программой ;

2) формирование УС для синхронизации и координации работы внутренних элементов процессора и УС для организации обмена с основной памятью и внешними устройствами.

Стандартный машинный цикл – max кол-во этапов, не включающих особенности реализации некоторых.

Этот цикл позволяет определить основные целевые функции УУ.

1. 
   Выборка кода команды
   
2. 
   Формирование адреса сл команды (ФАСК)
   
3. 
   Декодирование кода команды
   
4. 
   Вычисление физического адреса операнда
   
5. 
   Выборка из основной памяти и РОН операндов
   
6. 
   Выполнение операции
   
7. 
   Запись результат в основную память или РОН
   

2 – если исполняется линейная программа, то формируется путём увеличения СК на 1. Если в результате декодирования кода операции обнаруживается, что принятое в РК относить к группе команд с передачей управления, то процесс формирования следующей команды переносится на 6 этап.

3 - в результате декод-ия определяются длина кода, какие действия необходимо выполнить, для реализации команды, источники операндов, приёмник результата. В изучаемом процессоре результатом является определение начального адреса Анач ячейки спец управляющей памяти, кот. называется микропрограммная память. В этой ячейке хранятся первая микрокоманда микропрограммы реализации, указанная в коде команды операции. Все микропрограммы хранятся в МПП. Из МПП считывается микрокоманда, кот. является управляющей словом в течение такта работы устройства.

4 – Если в результате декодирования кода операции выяснилось, что в команде используются операнды и их источником является основная память, выполняются действия по формированию исполнительных адресов.

5 – Либо из РОН, либо по исполнительным адресам, кот. формируются на предыдущем этапе.

В изучаемом процессоре считываемый из основной памяти операнд записывается в регистр входных данных.

6 – в зависимости от содержания каждой команды, данный этап выполняется сугубо индивидуально.

7 – выполняется в цикле тех команд, результат кот. должен быть занесён в ячейку памяти. (можно отнести к 6 этапу).

В изучаемом процессоре для записи результата в основную память полученный результат необходимо занести на регистр выходных данных.

Порядок следования целевых ф-ий определяет динамику работы ВМ.