Ф со пгу 18. 2/05 Қазақстан Республикасы білім және министрлігі



жүктеу 243.02 Kb.
Дата17.06.2016
өлшемі243.02 Kb.

Методические указания




Форма

Ф СО ПГУ 7.18.2/05


Қазақстан Республикасы білім және министрлігі


С. Торайғыров атындағы Павлодар мемлекеттік университеті
Электрэнергетика кафедрасы

ӘДІСТЕМЕЛІК НҰСҚАУЛАР

зертханалық жұмыстарына
Сандық техника және басқару микроконтроллерлері пәні бойынша

050718 – Электрэнергетика мамандығының тәлімгерлеріне арналған

Павлодар

Лист утверждения к методическим указаниям




Форма

Ф СО ПГУ 7.18.1/05




БЕКІТЕМІН

Энергетикалық факультет деканы

______________ А.П. Кислов

«____»__________200__ г.


Құрастырушы: аға оқытушы, т.ғ.к. _________ Жұмадирова Ә.Қ.
Кафедра Электроэнергетики
ӘДІСТЕМЕЛІК НҰСҚАУЛАР

зертханалық жұмыстарына
Сандық техника және басқару микроконтроллерлері пәні бойынша

050718 – Электрэнергетика мамандығының тәлімгерлеріне арналған


Кафедра мәжілісінде ұсынылған №____хаттама 200__ж “____”___________.
Кафедрасының меңгерушісі ____________ В.П. Марковский
Энергетикалық факультет оқу-әдістемелік кеңесімен мақұлданған
хаттама №____ 200__ж “____”___________.

ОӘК төрағасы _____________________ М.М.Кабдуалиева



ЗЕРТХАНАЛЫҚ ЖҰМЫС № 1

САНДЫҚ ЛОГИКАЛЫҚ ЭЛЕМЕНТТЕРДІҢ ӘЗІРЛЕУ
ЖҰМЫСТЫҢ МАҚСАТЫ

Осы жұмыстың мақсаты логика мамандары кисынды элементтердің теориялық және тәжірибелік зерттеу, алгебра іске асырушы элементарлық логикалық функциялары келеді.


НЕГІЗГІ ТЕОРИЯЛЫҚ ЕРЕЖЕЛЕРІ

Логикалық алгебрасы немесе Буль алгебрасы (аттың ағылшын математик Джон Буль) цифрлік және микропроцессорлық техниктер математикалық негізбен келеді. Буль алгебрада өзгергіштер немесе дәлелдер (Х) тек қана екі мағыналар: 0 немесе 1 қабылдайды. Тәуелділер өзгергіштер немесе функциялар (Y) сонымен қатар тек қана бір екінің мағыналардың: 0 немесе 1 жасай алады қабылдау. Логикалық алгебра функциясы (ЛАФ) өзін түрінде таныстырады:



Осы ЛАФтың тапсырма түрі алгебралық аталады.

Негізгі логикалық функциялармен келеді:

- логикалық мойындамау (инверсия):

- логикалық қосу (дизъюнкция):

- логикалық көбейту (конъюнкция):

Логикалық алгебрасының көбірек күрделі функциялары:

- эквиваленттік функциясы: немесе

- эквиваленттік еместің функциясы: немесе

- Пирстің функциясы:

- Шеффердің функциясы:

Бульдік алгебра үшін келесі заңдар және ережелер әділ болады:

- бөліп тұратын заңы:

- қайталау ережесі:

- мойындамау ережесі:

- де Морган теоремасы:

- тепе-тендіклері:

Іске асырушы функцияның схемалар логикалық элементтер аталады. 1-7 суреттерде логикалық элементтер, іске асырушы қаралған функцияларды көз алдына келген, және олардың шыншылдық кестелері, екілік кодта суреттеуші лайықты логикалық функцияның кіріс және шығатын өзгергіш күй-жағдайлар түрінде.






Х

Y

0

1

1

0

Сурет 1. Логикалық мойындамау – НЕ элементі








Х1

Х2

Y

0

0

0

0

1

1

1

0

1

1

1

1

Сурет 2. Логикалық қосу – ИЛИ элементі






Х1

Х2

Y

0

0

0

0

1

0

1

0

0

1

1

1

Сурет 3. Логикалық көбейту – И элементі





Х1

Х2

Y

0

0

1

0

1

0

1

0

0

1

1

0

Сурет 4. Пирстің функциясы –ИЛИ-НЕ элементі





Х1

Х2

Y

0

0

1

0

1

1

1

0

1

1

1

0

Сурет 5. Шеффер функциясы – И-НЕ элементі
Пирс элементі ИЛИ және НЕ элементтердің жүйелі қосулары түрінде ұсынуға болады, ал Шеффер элементі И және НЕ элементтердің жүйелі қосулары түрінде ұсынуға болады.

Суретте 6 және 7 Исключающее ИЛИ және Исключающее ИЛИ-НЕ элементтерді көз алдына келген, іске асырушы эквиваленттік емес және эквивалетнтік емес мойындамаумен функцияның сәйкесті.








Х1

Х2

Y

0

0

0

0

1

1

1

0

1

1

1

0




Х1

Х2

Y

0

0

1

0

1

0

1

0

0

1

1

1

Сурет 7. Исключающее ИЛИ-НЕ
Логикалық элементтер интеграл микросхемалардың құруы үшін қолданылады, орындаушы әртүрлі логикалық және арифметикалық операцияны және әртүрлі функционал тағайындау бар болушылардың. Көрсетілген логикалық элементтер арқасында қиындық кез келген ЛАФы іске асыруға болады. Үлгі кім, не ретінде ЛАФды қарап шығамыз, берілгенді алгебралық түрде, түрінде:
(1)
Тап осы ЛАФды оңайлатамыз жоғарыда келтірілген ережелер қолдана . Аламыз:

Өткізілген операция минимизация жасау ат ЛАФды алып жүреді және лайықты сандық құрылғы функционал схемалары құру процедуралары жеңілту үшін қызмет етеді.

Құрылғы функционал схемасы, қаралатын ФАЛ іске асырушы, 8 суретте көз алдына келген.



Рисунок 8.
Белгілеп қоюға ереді, не алынған минимизацияланған толық өзгертулерден кейін функция келмейді. Зертханалық жұмыс орындалуы барысында функция толық минимизация жасауы өткізіледі.
ТАПСЫРМА

1. Кіріс логикалық сигналдардың әртүрлі қиыстырулары сұрау қоя және шығатын сигнал мәнін тусіндіруі 1-7 суреттерде логикалық элементтердің жұмыс жасау ерекшеліктері зерттеу. Өлшеулердің нәтижелерімен әрбір элементке арналған шыншылдық кестелері толтыру (кесте 1) зертханалық есептеу нәтижесінде.


Кесте 1

Х1

Х2

Y

0

0




0

1




1

0




1

1




2. Көз алдына келгеннің суретте 8 ЛАФды толық минимизация жасауды өткізу. Минимизация жасау нәтижелер бойынша құрылғы функционал схемасын біріктіру. Кіріс логикалық сигналдардың әртүрлі қиыстырулары сұрау қоя зертханалық есептеу нәтижесінде 2 кестені толтыру.
Кесте 2

Х1

Х2

Х3

Y

0

0

0




0

0

1




0

1

0




0

1

1




1

0

0




1

0

1




1

1

0




1

1

1





ӘДІСТЕМЕЛІК НҰСҚАУЛАР

1. Electronic Workbench бағдарламасында логикалық элементтердің жұмыс жасау зерттеуіне арналған Logic Gates элементтерінің кітапханасын, кіріс сигналдардың тапсырмасына арналған Sources қайнарларының кітапханасын, шығатын сигналдардың анықтамасына арналған Indicators кітапханасын қолдануға ереді.

2. Коммутация жүзеге асыруына арналған элементтердің кіріс сигналдарының тапсырмасы жанында Switch кілті қолдану.
ЕСЕПТЕУ НӘТИЖЕСІ ҰСТАУЫ

1. Жұмыстың атауы және мақсаты.

2. Зерттейтін элементтердің схемаларды.

3. Әрбір элементке арналған шыншылдық кестелерді.

4. Есеп-қисапқа арналған формуланың және п. 2 бойынша есеп-қисап, құрылғы схемасы, кесте 2.

5. Жұмыс бойынша шығарулар.


БАҚЫЛАУ СҰРАҚТАР

1. Қандай өзгергіштердің мағыналармен логикалық алгебра операция жасайды?

2. Негізгі түрлері ЛАФтың тапсырмасы.

3. Алгебралық түрге негізгі логикалық функциялардың түрі.

4. Не сондай логикалық элемент?

5. Қандай логикалық функциялар Пирс және Шеффер элементтері орындайды?

6. Немен өз бетімен логикалық элементке арналған кіріс өзгергіш мүмкін қиыстырулардың саны анықталады?

ЗЕРТХАНАЛЫҚ ЖҰМЫС №2

КОМБИНАЦИЯЛЫҚ СҰЛБАЛАРДЫ ҚҰРАСТЫРУ ЖӘНЕ ЗЕРТТЕУ
ЖҰМЫСТЫҢ МАҚСАТЫ

Тап осы жұмыс мақсатымен кисынды элементтердің негізінде құру және комбинациялық схемалардың зерттеуі келеді И-НЕ, ИЛИ-НЕ, бар болу комбинациялық схемалардың жұмыс зерттеуі.


НЕГІЗГІ ТЕОРИЯЛЫҚ ЕРЕЖЕЛЕРІ

Кисынды құрылғылар, қайсы шығатын функциялар кіріс кисынды функциялармен бір мағыналы анықталады анау ғой уақыттардың кезеңі, комбинациялық аталады. Кисынды комбинациялық схемалардың жобалауы жанында кисынды элементтердің шек қойылған номенклатурасын қолдануға ұмтылады. Дәл осылай кай құрылғы мүмкін іске асырылған тек қана элементтерде И-НЕ немесе ИЛИ-НЕ. Мысалы, операцияның НЕ, И, ИЛИ схемада жүзеге асыруға болады И-НЕ (сурет 1).


Сурет 1
Өнеркәсіппен ең жиі кездесуші комбинациялық схемаларды әзірленеді, дәл осылай қолдану сияқты дайын түйіндерді схемалардың өңдеуін оңайлатады. Көп таралған комбинациялық схема ең сипаттаймыз.



Дешифратор (ДШ) шығуда томға белсенді сигналға кірулерде екілік код қайта құрады, қайсы нөмір кірулерде екілік код ондық эквивалентіне бірдей. Толық дешифраторда шығуларының санын m=2n, қайда n - кірулердің саны. Толық емес ДШ m<2n. Анықтамамен ДШпен толық шығатын кисынды функциялардың 2n тиісті генерациялау, айқындардың барлықтардың терімдерде n - кіріс өзгергіштердің. n=2 және m=4 ДШты қарап шығамыз (сурет 2), сонымен қатар «2 в 4» аталатын дешифратор және шығуларының рұқсат кіруімен сигнал ОЕ қосамыз. ДШ шартты белгілеуі 3 суретте келтірілген. Сигнал белсенді деңгейімен түзулерді кірулерде/шығуларда 1 болады ал инверстіктерді - 0.

ДШ жұмысын түсіндіреміз: ОЕ=0 сигнал уақытқа әрекеттері Х0, Х1 кіріс сигналдарының мағыналарының шығулар Y0, Y1, Y2, Y3 нольге бірдей, яғни шығулар «тиым салынған». Қашан ОЕ = 1 Y0, Y1, Y2, Y3 шығулар тек қана өзгергіштердің тәуелді болады. Егер Х0, Х1 =10, не ондық екіге сай болады, екінші И-НЕ элемент кірулерінде талапқа 3 логикалық “1” жиналады. Y2 = 1 сигналы.



Демультиплексор (ДМ) - құрылғы, ақпараттық кіруден сигнал тапсырушы бірді шығулардан, және де мына шығу нөмірі екілік код ондық эквивалентіне бірдей адрестіктерді кірулерде. ДМ кім, не ретінде дешифратор қолданыла алады, қайсының мысалы ОЕ сигналы орнына D ақпараттық сигналы береді. Егер кірулерге Х0Х1 = 10 беру онда D сигнал Y2 шығуында көрінеді ал қалғаныларды шығуларда 0. 4 суретте ДМ “1 в 4” шартты белгілеуін және оның механикалы аналогі .


Сурет 2

Сурет 3

Сурет 4
Мультиплексор сигналды тапсырады бірдің жалғыз Y шығуына Хi ақпараттық кірулерінен, және де кіру нөмірі екілік код ондық эквивалентіне бірдей адрестіктерді Аi. Кірулерінде егер ОЕ шығу рұқсат кіруі болса, онда «0» мына кіруде «0» енжар күй-жағдайға шығу тиісті ауыстыру. «4 в 1» мультиплексорды қарап шығамыз, бар болушы 4 ақпараттықтардың кіруді және log 4=2 адрестік кірулердің (сурет 5). Х мөлшері қай мағыналар жасай алады. Сан кіріс өзгергіштердің бірдей 7, және шыншылдық кестесі 128 жол тиісті болу .

Мультиплексорлар есептеуіш техникте кең қолдануды тауып алады, мысалы, микропроцессорларға көптеген шығарулар «мультиплексалған», яғни әртүрлі сигналдардың ішкі қайнарлары бірнеше біреуінеге шығуға іске қосылады. Мынау тап осы шина сызықтарының сигналдары және мекенжай шиналары бола алады, тапсырылғандар жүйелі уақыттардың, не микропроцессор шығаруларының жалпы саны қысқартуға рұқсат етеді .



Сурет 5
Шифратор (Ш) функцияны орындайды, керіні дешифраторларға: сигналды аударады, берілген бір кіруге, шығатын паралельді екілік кодқа. Ш мүмкін бастысызбен, егер тек қана беру рұқсат етілсе бірдің белсенді сигналдың және мүмкін бастымен, егер кірулерге белсенді сигналдар бір уақытта бірнеше беру рұқсат етілсе. Шпен бастысыз мына нөмір екілік эквивалентіне белсенді кіру ондық нөмір өзгертуі жүзеге асырады. Шпен бастыда мына нөмір екілік эквивалентіне белсенді кіру барынша көп ондық нөмір өзгертуі шығарылады. Орындау және Шпен бастысыз шартты белгілеу 6 суретте келтірілген.

Сурет 6
Сыртқы құрылғылармен микропроцессор жұмыстары шифраторлар үзулердің контроллерлерінде қолданылады, кодқа күштену паралельді түрлендіргішінде және кодтауға арналған перне нөмірлері.
ТАПСЫРМА

1. Кисынды операциялар біріктіру НЕ, И, ИЛИ элементтерде ИЛИ-НЕ. Лабораториялық есептеу нәтиже әрбір элементке арналған шыншылдық кестелері толтыру, алынған схемалар ертіп әкелу.

2. n=2 және m =4 дешифратор схемасын біріктіру (сурет 2). Тәжірибелік тап осыларға шыншылдық кестесін толтыру (кесте 1) лабораториялық есептеу нәтижесінде, дешифратор анықтамасымен салыстыру.

Кесте 1


Сан

Х0

Х1

ОЕ

Y0

Y1

Y2

Y3

0

0

0

0













1













1

0

1

0













1













2

1

0

0













1













3

1

1

0













1












3. Мультиплексор схемасын біріктіру (сурет 5), әрекет принцибы зерттеу.

4. Бастысыз шифратор схемасын біріктіру (сурет 6), тап осыларға тәжірибені шыншылдық кестесін толтыру (кесте2) шифратор анықтамасымен салыстыру.
Кесте 2

Х0

Х1

Х3

Y0

Y1

1

0

0







0

1

0







0

0

1







0

0

0








ӘДІСТЕМЕЛІК НҰСҚАУЛАР

1. Electronic Workbench бағдарламасында логикалық элементтердің жұмыс жасау зерттеуіне арналған Logic Gates элементтерінің кітапханасын, кіріс сигналдардың тапсырмасына арналған Sources қайнарларының кітапханасын, шығатын сигналдардың анықтамасына арналған Indicators кітапханасын қолдануға ереді.

2. Коммутация жүзеге асыруына арналған элементтердің кіріс сигналдарының тапсырмасы жанында Switch кілті қолдану.
ЕСЕПТЕУ НӘТИЖЕСІ ҰСТАУЫ

1. Жұмыстың атауы және мақсаты.

2. Кисынды элементтердің зерттейтін, дешифраторды, мультиплексорды, шифратордың схемалары.

3. Кестелер шыншылдықтың кисындылардың элементтердің, кестелер 1 және 2.

4. Жұмыс бойынша шығарулар.
БАҚЫЛАУ СҰРАҚТАР

1. Комбинациялық қандай құрылғылар аталады?

2. Дешифратор - әрекет принцибы, түсіндіру, шартты белгілеу ертіп әкелу.

3. Демультиплексор - әрекет принцибы, түсіндіру, шартты белгілеу ертіп әкелу.

4. Мультиплексор - әрекет принцибы, қолдану, түсіндіру, шартты белгілеу ертіп әкелу.

5. Шифратор - әрекет принцибы, қолдану, түсіндіру, шартты белгілеу ертіп әкелу.



ЗЕРТХАНАЛЫҚ ЖҰМЫС №3

ТІЗБЕКТЕЙ СҰЛБАЛАРДЫ ҚҰРАСТЫРУ ЖӘНЕ ЗЕРТТЕУ
ЖҰМЫСТЫҢ МАҚСАТЫ

Тап осы жұмыс мақсатымен И-НЕ, ИЛИ-НЕ кисынды элементтердің негізінде құру және тізбектей схемалардың зерттеуі келеді, RS-триггер зерттеу, D-триггерді , JK-триггерді, Т-триггердің, олардың өзара өзгертудің.


НЕГІЗГІ ТЕОРИЯЛЫҚ ЕРЕЖЕЛЕРІ

Тізбектей схемаларда (ТС) кіріс қиыстырулардан тек қана емес шығатын сигналдар тәуелді болады, сонымен қатар мағыналардан өздері шығатын сигналдардың уақыттардың кезең алдыңғы. Қарапайым тізбектей схемамен триггерді келеді.

Триггермен атайды тізбектей схеманы дұрыстың керінің байланыспен және екімен тұрақтылармен күй-жағдайлармен 0 және 1 (яғни триггер ие болады қасиетпен жадтың). Жалпыда оқиғада триггер жасай алады болу асинхрондықтар кірулер алдын аланың құрулар, ырғақты немесе үйлестіруші және ақпараттықтар кірулер. Триггерлердің негізгі үлгілеріне жатады:

- триггер жеке-жекемен күй-жағдайлардың құруымен (RS-триггер);

- триггер « ілгешек » (D-триггер);

- әмбебаб триггер (JK-триггер);

- триггер есептік кірумен (Т-триггер).

Тәсілмен хабар жазулары триггерлер асинхрондық және синхрондыларды немесе тактылған, ал тәсілмен басқарулар - триггерлер статикалық басқарумен (жекемен ырғақты сигнал ноль деңгейімен сирек) және триггерлер динамикалық басқарумен (дұрыспен немесе жағымсызбен ырғақты сигнал майданына) бөлшектену. Басқару түзу немесе инверстік динамикалық кіруімен соңғы оқиғада триггерлер туралы сөйлейді.



Асинхрондық RS-триггер екі кіру құру S(et) және тастау R(eset) және түзу Q және инверстік екі шығуды болады. Кіруге S ноль түсу жанында және кіруге R бір триггер Х жағдайдан 0 жағдайда кешіп өтеді, ал кіруге S бір түсу жанында және кіруге R ноль триггер 1 күй-жағдайға кешіп өтеді. Ноль мағыналар жанында, қашан S=R=0 триггер кәрі мағына тиісті сақтау. Сигналдарының қиыстыруы S=R=1 айқын емес. Сәйкестікке суреттеумен шыншылдық кестесін біріктіреміз (кесте 1).
Кесте 1

S

R

Q



Тәртіптің атауы

0

0

Qn



Хабар сақтауы

0

1

0

1

Хабар тастауы

1

0

1

0

«1» құру

1

1

-

-

Белгісіздік

Егер S=1, R=1 екеу шығуының Q және «1» анықталған болады, не шығулардың өзара инверсиясы қарсы сөйлейді, сонымен қатар, мынау күй-жағдай аумалы келеді, дәл осылай триггер сияқты кірулерден сигнал алуынан кейін өз күй-жағдай сақтамайды. Сайып келгенде S=1, R=1 триггермен есте қалмайды. Бірақ оның қолдану өңдеушіге ешбір зат кедергі жасамайды, мысалы, сигнал беруге арналған жеке сигналдардың бір уақытта және жағымсыз түсуі туралы кірулер, қосымша И схема кіріспесімен. Асинхрондық RS-триггер схема және оның шартты белгілеуі 1 суретте келтірілген.




Сурет 1
Егер элементтердің іске қосылмаған кірулері И-НЕ бірге қосу, статикалық басқарумен синхронды RS-триггер болып шығады (деңгеймен үйлестірілген). Синхронды RS-триггер шартты белгілеуі 2 суретте келтірілген.


Сурет 2
С=0 жанында сигналдардың мағыналарының S, R кірулерінде, шығулар кәрі мағыналарды сақтайды, және триггер жад тәртібінде орнында болады. С=1 жанында ол асинхрондық RS-триггер сияқты жұмыс жасайды. Триггерлер сонымен қатар статикалық басқарумен атайды «мөлдірлермен», дәл осылай қалай синхросигнала белсенді деңгейі жанында, хабар кірулерден кірулерге бөгетсіз жүреді.

D-триггер екі кіруді болады: ақпараттық кіру D(ata)және басқару кіруі жазумен/жадумен L(load)/L(atch) - оның екінші атысы осы арадан - «ілгешек». Соңғы кіру С(lock)символмен жиі белгілейді. Шығатын сигнал D кіріс сигналы бірдей мағынаны қабылдайды L=1 жанында және L =0 жанында триггер күй-жағдайларының алдындағыға мағына сақтайды. Кестесі түрді болады:
Кесте 2

D

C

Q



Тәртіптің атауы

0

1

0

1

«0» құру

1

1

1

0

«1» құру

0

0

Q



Хабар сақтауы

1

0

Q



Хабар тастауы

Мына кестеге 3 суретте схема және D-триггердің шартты белгілеуі талапқа сай болады.



Сурет 3

Ең әмбебабпен синхронды триггерлер арасында JK-триггер келеді. Триггер екі ақпараттықтардың J, K, ырғақты кіру С және екі асинхрондықтардың құру кіруінің және тастаудың болады. Оның күй-жағдайлардың кестесі түрді болады:


Кесте 3

J

К

Q

0

0

Q

1

0

1

0

1

0

1

1


Екінші , үшінші және төртінші жиі тігістер кестелер күй-жағдайлардың RS-триггердің ігістерге ұқсас лайықтымен, егер J кіру ұқсастыру S кіруге, ал К кіру - R кіруге. Томға айырмашылық не қиыстыруы J=K=1 айқын және мына тәртіпте триггер өте пайдалы қасиетті ие болады: кіруге әрбір жағымсыз сигнал түсуі жанында, шығуда сигнал мағынасы алмастырады. Схема және JK-триггердің шартты белгілеуі 4 суретте келтірілген.



Сурет 4
Егер J, K және С біріктіру, онда Т-триггер схемасын аламыз. Оған 3 кесте төртінші жиі тігісі тек қана қолданылады. Кіруіне инверстік шығудан кері байланыс кіріспелері жолмен Т-триггер D-триггерден алуға сонымен қатар болады. Т-триггер шартты белгілеуі 5 суретте келтірілген.

Сурет 5
ТАПСЫРМА

1. ИЛИ-НЕ элементтердің негізінде асинхрондық RS-триггер схемасын біріктіру және зерттеу. RS-триггер микросхемасымен дайынмен салыстыру. Схемалар лабораториялық есептеу нәтижесінде ертіп әкелу.

2. И-НЕ кисынды элементтердің негізінде синхронды RS-триггер схемасын біріктіру және зерттеу, шыншылдық кестесін біріктіру (кесте 4)
Кесте 4

R

S

C

Q

















3. D-триггер схемасын біріктіру (сурет 3) және оның жұмысты зерттеу. D-триггер микросхемасымен дайынмен салыстыру..

4. JK-триггер схемасын біріктіру (сурет 4), шыншылдық кестесін толтыру, триггер әрбір күй-жағдайы бейнелеп түсіндіре (кесте 5). JK-триггер дайынмен микросхемасымен салыстыру.
Кесте 5

J

K

C

Q



Тәртіптің атауы


















5. JK-триггер схемасынан (сурет 4) Т - триггер схемасын алу, шыншылдық кестесін жазып қою.

6. D-триггер схемасынан (сурет 3) Т - триггер схемасын алу, шыншылдық кестесін жазып қою.
ӘДІСТЕМЕЛІК НҰСҚАУЛАР

1. Electronic Workbench бағдарламасында логикалық элементтердің жұмыс жасау зерттеуіне арналған Logic Gates элементтерінің кітапханасын, кіріс сигналдардың тапсырмасына арналған Sources қайнарларының кітапханасын, шығатын сигналдардың анықтамасына арналған Indicators кітапханасын қолдануға ереді. Триггерлердің дайын микросхемалары Digital кітапханасында орнында болады.

2. Коммутация жүзеге асыруына арналған элементтердің кіріс сигналдарының тапсырмасы жанында Switch кілті қолдану.
ЕСЕПТЕУ НӘТИЖЕСІ ҰСТАУЫ

1. Жұмыстың атауы және мақсаты.

2. Асинхрондық RS-триггер ИЛИ-НЕ элементтерде, синхронды RS-триггерді, D- триггерді, JK-триггерді, Т-триггердің зерттейтін схемалары.

3. Т-триггерді шыншылдықтың кестелер, кестелер 3 және 4.

4. Жұмыс бойынша шығарулар.
БАҚЫЛАУ СҰРАҚТАР

1. Қандай схемалар тізбек аталады?

2. Не сондай триггер?

3. Шартты белгілеуін келтіріңіздер RS-, D-, JK-, Т - триггерлердің, олардың әрекет принцибын түсіндіріңіздер.

4. Неге S =1, R=1 тиым салынған асинхрондық триггердің артынан келеді?

5. RS-триггердің JK-триггер айырмашылығы неде?

6. Қалай Т-триггерге JK-триггер қайта құру?

7. Қалай Т-триггерге D-триггер қайта құру?





©dereksiz.org 2016
әкімшілігінің қараңыз

    Басты бет