Лабораторной
жүктеу/скачать 236.21 Kb.
|
| t t
Q0 Q0 t t Q1 t Q1 t Q3 t Q3 t Q4 t Q4 t Рис.7. Сравнение быстродействия асинхронного и синхронного счетчиков Время tC, которое уходит у синхронного счетчика на изменение состояния всех его триггеров, определяется лишь быстродействием одного триггера. В то же самое время, асинхронному счетчику потребуется время tА = tC(N-1), где N – разрядность счетчиков. Естественно, оба сравниваемых счетчика должны быть построены на одной элементной базе. Схемы синхронных счетчиков сравнительно более сложны, собрать их на универсальных триггерах не так просто, и исследоваться в настоящей лабораторной работе они не будут. Позже будет подробно рассмотрен 4-разрядный синхронный счетчик, реализованный в виде готовой микросхемы типа 74HC191. Тем не менее, одной из целей выполнения настоящей работы является осознание разницы между асинхронными и синхронными схемами. Другие популярные схемы, которые можно легко построить на триггерах – сдвиговые регистры и кольцевые счетчики. Фактически, речь идет об одной и той же схеме с минимальными отличиями. Сдвиговый регистр – это цепочка из D-триггеров, у которых выходы Q соединены с информационными входами D. Все тактовые входы схемы соединены вместе и подключаются к внешнему источнику тактирования. Естественным образом сдвиговые регистры бывают исключительно синхронными. На каждом такте информация, которая хранится в i-том триггере, записывается в i+1й, а ее место занимает бит, поступивший из i-1го. Вход D младшего триггера является информационным входом всей схемы, а выход старшего триггера – ее информационным выходом. Если разрядность сдвигового регистра – 1, то она вырождается в одиночный D-триггер. Он является триггером задержки, и если бит поступает на триггер после некоторого такта, на выход этот бит поступит по следующему такту. Если триггеров несколько (N), то на выходе всей схемы биты будут задерживаться, соответственно, на N тактов. Основная область применения сдвиговых регистров – так называемые сериализация и десериализация потоков данных (от англ. «serialization», «deserialization»).
Сериализированные данные передаются между электронными устройствами, при этом на приемнике осуществляется десериализация, то есть, поток битов преобразуется в слова, которые поступают в схему приемного устройства через параллельную шину сдвигового регистра Q[N…0]. Схема простейшего сдвигового регистра показана на Рис. 49.
Рис. 8. Простейший 4-разрядный сдвиговый регистр Такая схема годится только для операции десериализации (т.е. приема битовой последовательности). В такой роли ее функционирование описывается весьма просто. За некоторое время до подачи первого тактового импульса в цепи, подключаемой к информационному входу схемы D, передатчиком устанавливается логический уровень, соответствующий старшему биту D3 принимаемой последовательности. По фронту С этот бит запоминается в триггере DD1 и поступает на информационный вход триггера DD2. Далее в цепи D передатчиком формируется логический уровень, соответствующий второму по старшинству биту D2. По фронту C он запоминается триггером DD1, а бит D3 переносится из DD1 в DD2. Аналогичным образом еще два тактовых импульса требуются на запоминание еще двух битов – первого D1 и нулевого D0. Всякий раз уже запомненные биты переносятся в сторону старшего триггера DD4. Таким образом, за 4 такта битовая посылка заполняет все четыре триггера схемы, и может после этого быть прочитанной с выходной группы сигналов Q0-Q3, если объединить их в шину Q[3..0]. Биты A, B, C и D, которые находятся в триггерах DD1-4 до начала приема данных, теряются. Тактовая диаграмма простейшего 4-битного сдвигового регистра в режиме последовательного приема данных показана на Рис. 50. С t жүктеу/скачать 236.21 Kb. Достарыңызбен бөлісу:
|