Лабораторной

Другой способ – в качестве выходных цепей счетчика взять не выходы триггеров Q, а 𝑄. Это прекрасно иллюстрирует особенность двоичной системы исчисления: побитовая инверсия N-разрядного числа X эквивалентна операции 𝑋 = ⁽2^𝑁 − 1⁾ − 𝑋 (в случае счетчика такое выражение для Х превращает увеличивающееся на каждом такте число – в уменьшающееся). Для вычитающего 4-разрядного счетчика, соответственно, переполнением является переход из ^{состояния 15}10 ^{= 1111}2 ^{в 0}10 ^{= 0000}2 ^{на выходе.}

Показанная схема счетчика является очень простой, но и несовершенной. Она называется асинхронной потому, что триггеры получают сигналы для тактовых входов из разных источников. Для младшего триггера источником тактового сигнала является генератор, для триггера №2 – выход триггера №1, для триггера №3 – выход триггера №2 и т.д. Нетрудно понять, что каждое изменение состояния всего счетчика, при котором меняются состояния ряда триггеров, занимает время, которое является сумме времен, необходимых на изменение состояния каждого из триггеров. Иными словами, при переполнении счетчика, когда тот ^{переходит из состояния Q[3..1] = 1111}2 ^{в Q[3..1] = 0000}2^{, сначала инвертируется бит 0, затем бит} 1, 2, и, наконец 3. Время между изменением состояния двух соседних битов определяется быстродействием триггеров, и для серии 74НС при питании 5 В составляет порядка 10 нс (т.е. триггер допустимо тактировать частотами до 50-100 МГц. Для 32-разрядного счетчика процесс переполнения занял бы, соответственно, 320 нс, а максимальная тактовая частота для счетчика упала бы до 1.5-3 МГц, что по современным меркам совсем мало.

Этого недостатка лишена схема синхронного счетчика. Синхронный счетчик, как и вообще любая синхронная схема, следует простому правилу. В синхронной последовательностной логике все тактовые входы всех триггеров и устройств на их основе получают входной сигнал из одного источника.

Синхронный суммирующий счетчик можно построить только на Т-триггерах с входом разрешения работы. Способов построения такого триггера несколько, один из них был рассмотрен в предыдущей лабораторной работе (см. Рис. 40). Рассмотренная схема состоит из обычного D-триггера и мультиплексора на ЛЭ, который подключает к входу D выход Q, если

переключения запрещены (вход разрешения E = 0), и выход 𝑄, если разрешены (Е = 1).

Как видно из табл. 6, если постоянно разрешить работу триггера №1, а к входу разрешения триггера №2 подключить прямой выход Q триггера №1, то второй триггер будет менять свое состояние на противоположное только в момент перехода от нечетных строк таблицы к четным, т.е. в начале четных тактов 0, 2, 4, 6. Если разрешить работу триггера №3 в начале тактов, когда триггеры №№ 1 и 2 переходят из 1 в 0, то он будет переключаться на тактах, номера которых делятся на 4 без остатка, т.е. в начале тактов 0, 4, 8, 12. Соответственно, триггеру №4 должно быть разрешено переключаться только когда триггеры №№1-3 переключаются из 1 в 0, т.е. только в начале тактов 0 и 8. Схема, которая реализует такой алгоритм работы, достаточно проста

(см. Рис. 47). Для компактности предполагается, что у нас уже есть Т-триггер со входом разрешения Е:

Рис. 6. Схема 4-разрядного синхронного суммирующего счетчика

Все триггеры схемы тактируются из одного источника. На каждом такте на вход разрешения каждого из триггеров поступает бит, который разрешает или запрещает переключение триггера на следующем фронте тактового импульса. К моменту его поступления информация на входе разрешения уже подготовлена. Так, на такте №15 все триггеры схемы ^{установлены, т.е Q[3..0] = 1111}2^{. Это означает, что на всех входах Е присутствует уровень лог.}

«1», и по фронту тактового импульса все триггеры переключаются в 0 одновременно. Время, уходящее на переключения показанного счетчика, не зависит от его разрядности и для микросхем серии 74HC составляет порядка 10 нс.

Все современные цифровые устройства являются исключительно синхронными: имеют общий для всех узлов тактовый генератор, которому подключены все тактовые входы триггеров и микросхем, которые их содержат, вплоть до ПЛИС и микроконтроллеров. Если в каком-то аппаратном комплексе есть несколько таковых генераторов, обеспечение их совместной работы и передачи данных из блок в блок без повреждений решается отдельными, порой чрезвычайно сложными, схемотехническими решениями.

Сравнение процессов переполнения синхронного и асинхронного счетчиков показано на Рис. 48.