Практикум по дисциплине «Бортовые цифровые вычислительные устройства и машины» предназначен для курсантов специальности 1-37 04 02 «Техническая эксплуатация авиационного оборудования»
жүктеу/скачать 0.78 Mb.
|
- Бұл бет үшін навигация:
- Содержание отчета
- ИССЛЕДОВАНИЕ ЧЕТЫРЕХРАЗРЯДНОГО СУММАТОРА Цель работы
| Контрольные вопросы
Что показывают коэффициент объединения по входу и коэффициент разветвления по выходу цифровых микросхем? Почему нельзя к выходу одной ЦИМС подключать других микросхем больше, чем коэффициент разветвления по выходу? Какие характеристики ЦИМС относятся к статическим, а какие – к динамическим и почему? Что значит пороговое входное напряжение? Что такое напряжение помех ЦИМС? Отличаются ли значения входных и выходных напряжений логических 0 и 1 цифровых микросхем, изготовленных по разным технологиям? Какими параметрами характеризуется быстродействие ЦИМС? Можно ли неограниченно увеличивать частоту сигналов, подаваемых на входы цифровых устройств и микросхем? Содержание отчета Цель работы; измеренные значения напряжений и фиксированные состояния светодиодов, соответствующие логическим 0 и 1 для микросхем, изготовленных по различным технологиям (таблица 1); значение порогового входного напряжения с точностью до 0,01 В для ТТЛ-микросхемы; диапазон напряжений логического 0 и диапазон напряжений логической 1 для ТТЛ-микросхемы ; таблица 2 и график переходной характеристики ; вычисленные значения времени задержки и ; осциллограммы входных и выходных напряжений при частотах 500 кГц, 10, 20, 30, 40, 50 МГц; письменные ответы на два контрольных вопроса по указанию преподавателя. Лабораторная работа № 2 ИССЛЕДОВАНИЕ ЧЕТЫРЕХРАЗРЯДНОГО СУММАТОРА Цель работы: изучение операций, выполняемых четырехразрядным сумматором. Общие сведения Простейшие цифровые вычислительные устройства, какими являются одноразрядные и многоразрядные сумматоры, могут выполнять только операцию сложения одноименных разрядов двух чисел. Поэтому для выполнения других арифметических операций используются прямые, обратные и дополнительные коды чисел, сдвиги вправо или влево с последующим суммированием, т. е. с помощью сумматора и дополнительных приемов можно также выполнить вычитание, умножение и деление чисел, сравнение двух чисел и другие операции. Для сложения двух положительных чисел в сумматор вводятся их прямые коды, сумматор формирует прямой код суммы и перенос в старший разряд. Если младший разряд многоразрядного сумматора имеет вход переноса, то с его помощью к сумме или числу можно добавить единицу (операция инкрементирования) или учесть перенос из дробной части числа. Таким образом, наличие переносов в младший и старший разряды позволяет увеличить разрядность складываемых чисел путем последовательного соединения нескольких однотипных сумматоров. Для вычитания двух чисел используются их дополнительные коды. Уменьшаемому присваивается знак плюс (0 в дополнительном знаковом разряде), а его обратный и дополнительный коды равны прямому коду. Вычитаемому присваивается знак минус (1 в дополнительном знаковом разряде), его обратный код образуется инвертированием значащих разрядов прямого кода, а дополнительный код – добавлением единицы к обратному коду. Затем в сумматор вводятся дополнительные коды уменьшаемого и вычитаемого с их знаковыми разрядами. Сумматор выполняет их сложение, т. е., выполняет операцию Ад + (– Вд), что равноценно операции А–В, заменяя операцию вычитания сложением дополнительных кодов двух чисел Ад и (– Вд). В результате выполнения данной операции сумма может быть и положительной, и отрицательной в зависимости от соотношения этих чисел, что фиксируется знаковым разрядом суммы. Если в знаковом разряде 0, то результат А–В положительный, а в значащих разрядах сумматора дается прямой (он же обратный и дополнительный) код положительного числа. Если в знаковом разряде суммы 1, то результат А–В отрицательный, а в значащих разрядах дается дополнительный код отрицательного числа. Для получения прямого кода из дополнительного кода необходимо вычесть единицу (операция декрементирования), а затем инвертировать получившийся обратный код в прямой. Для сравнения двух чисел А и В на входы сумматора также необходимо подать прямой (он же дополнительный) код числа А и дополнительный код числа В. По результатам суммирования формируются код суммы и перенос в старший разряд, в зависимости от которых определяются соотношения чисел (А > В, А = В, А < В). В лабораторной работе необходимо изучить выполнение четырехразрядным сумматором операций сложения двух положительных чисел, сложения положительного и отрицательного числа, сравнения двух чисел, а также образования обратного и дополнительного кодов и преобразования дополнительного кода отрицательного числа в его прямой код. Для выполнения лабораторной работы используется схема четырехразрядного сумматора с элементами управления и преобразования кодов, построенная в программе Electronics Workbench (см. рисунок). В этой схеме четырехразрядный сумматор составлен из четырех одноразрядных полных сумматоров S3, S2, S1, S0 с выводом разрядов кода суммы s3, s2, s1, s0 и переносов от разряда к разряду c0, c1, c2, c3, c4. Для задания числа А используется нижний ряд переключателей а0, а1, а2, а3, а для числа В – в0, в1, в2, в3, управляемых клавишами английского алфавита, указанными в квадратных скобках. С помощью переключателей среднего ряда, управляемых клавишами пробела и буквы z, можно инвертировать код числа В, пропустив прямой код числа в3, в2, в1, в0 через инверторы Inv3, Inv2, Inv1, Inv0. В правом верхнем углу схемы расположены индикаторы s2p, s1p, s0p, прямых кодов операции А–В и необходимые для этого инверторы, если результат отрицательный. Все переключатели этого блока управляются цифровой клавишей 1. Схема четырехразрядного сумматора с элементами управления и преобразования кодов В левом верхнем углу расположены логические элементы 4ИЛИ, 2И и два инвертора схемы компаратора на основе сумматора. Верхний индикатор показывает отношение А > В, средний А = В, нижний А < В. В правом нижнем углу переключатель, управляемый клавишей С, обеспечивает инкрементирование (+1) обратного кода числа В при получении дополнительного кода этого числа и декрементирование (–1) дополнительного кода операции А–В при отрицательном результате. жүктеу/скачать 0.78 Mb. Достарыңызбен бөлісу:
|