Сабақ жоспары: Микропроцессорлық жүйелердің жалпы құрылымы Микропроцессорлар архитектурасы
жүктеу/скачать 107.5 Kb.
|
| Микропроцессорлар архитектурасы
ІВМ РС шиналық ұйым ІВМ РС архитектурасы негізіне оның ерекше бөлігі болып табылатын ашық принциптері орналасқан. Персоналды машиналар аясындағы ІВМ негізгі бақталастығы бұған бірнеше жылдардан соң осы айтылған принцип ІВМ фирмасының персоналды компьютерлеріне компьютерлік рынокты басып алуға жол берген кезде келді. Ашық принциптер біріншіден, ІВМ РС төтенше дамыған яғни қолданушының «қосу» бағдарламасының барлық ресурстарға кез-келген деңгейде тоқтату жүйесіне екіншіден,ақпараттық ағымды ұйымдастыратын шина жүйесінде яғни қолданушының өзінің аппаратттық құралдарын процессорға қосуға ғана емес сонымен қатар ақпараттық ағымдарды ұйымдастыру кезінде принциптік өзгертулерсіз немесе қосымша жүргізулер есебінен архитектураның өзіне жетілдіруге мүмкіндік береді. Микрокомпьютер шинасын сигналдарды ақпарттық мекн-жайлармен беру, сигналдарды басқару топ жүйелері жүзеге асырады. Оны нақты түрде үшке бөлуге болады: адрестік шина, негіздер шинасы және басқару шинасы. Осы сигналдар деңгейін әр мезетте есептеуіш жүйелердің жағдайын анықтайды. 2.1 Суретте мысалы і82284 синхрогенератор, і80286 микропроцессор, және і80287 сопроцессор, сонымен қатар і82288 шина бақылаушылар енетін гипотекалық есептеуіш жүйенің ядросы суреттелген. 2.1. Сурет Компьютер шинасы Одан басқа үш шина көрсетілген: адрестер, негіздер және сигналдарды басқару. Синхрогенератор CLK такталық сигнал процессордың және басқа да микросхемалардың ішкі жұмыс істеуін синхронизациялау үшін әрекет етеді. RESET сигналы бас кезіндегі жағдайда процессорды лақтыуды жүзеге асырады. READY сигналы сонымен қатар синхрогенератор көмегімен қалыптасады, жай периферилік құралдардың жұмысы кезінде шиналар циклдерін жоюға арналған. 24 жолдан тұратын адрестік шинағанегіздер шинасынан процессор немесе одан берілетін і80286 микропроцессоры байт және сөз адресін шығарады. Сонымен қатар адрес шинасы негіздермен алмасу жүргізілетін периферилік порттардың адрестерін көрсету үшін микропроцессорлармен қолданылады. Негіздер шинасы жеке байттар және сонымен қатар екі байттық сөзді беруге мүмкіндік беретін 16 жолдан тұрады, Байтты беру кезінде үлкен 8 , сонымен қатар төмен жүйе бойынша беруге болады. Негіздер шинасы екі бағытты байтты және сөздерді беру микропроцессор ретінде жүргізіледі. Басқару шинасы сигналдармен қалыптасады, біріншіден микропроцессордан тікелей түскен , екіншіден жүйелік бақылаумен құрылған, үшіншіден- микропроцессорға басқа микросхемалардан және периферилік адаптерлерден келетін сигналдардан тұарды. Микропроцессор шина бойынша қосылу тәртібін анықтайтын басқару сигналдарын қалыптастыру үшін жүйелік бақылауды қолданады. Ол шинан циклының типін, (тоқтатуды бекіту, енгізу/қортынды портын оқу, енгізу/қортынды портына жазу, зердені оқу, зердеге жазу) SO,S1,М/IO үш сигналды ұсынады. Осы сигналдардың мағынас негізінде жүйе бақылаушысы басқарушы сигналдарды, шина циклының типтерінің процесстерінің жалғасын қалыптастырады, Шиналар жұмысының динамикасын түсіну үшін процессор оперативті зердеден сөзді оқуды қалай жүзеге асыратынын анықтайық. Бұл үш такта ішінде немесе процессордың ішкі жағдайы ішінде орындалады. (нақты айтқанда процессордың әр жағдайы синхросигналдың 2 тактасын созылады.) жүктеу/скачать 107.5 Kb. Достарыңызбен бөлісу:
|