1. Функция, структура и организация систем: основные понятия и определения

Аппаратура средств вычисл-ой техники явл-ся основой современ-х информац-х технологий.

Современные системы обработки данных – это сложные объекты. Методы их описания и проектир-я базир-ся на принципах, кот-е сформулир-ны в общей теории систем.

Система – совок-ть элем-в, объедин-х в одно целое для достижения опред.цели.

Элем-т – не физическое cв-во, а просто удобное понятие. В завис-ти от степени детализации системы м. пониматься самая сложная система или совок-ть объектов, образующих систему или составляющих объект системы.

Цель – множ-во рез-тов, кот-е опред-ся назначением системы.

ЭВМ – вычисл-я машина, основными элем-ми кот-й явл-ся электронные приборы.

Выч.машина(ВМ) – синоним комп-ра, но комп-р – понятие более широкое, чем ВМ, тк в ВМ акцент делается на вычисления, хотя соврем-е ВМ выполняют не только вычисл-е ф-ции.

Термином ВМ будем обозн-ть комплекс технич-х и программных средств, предназнач-х для автоматизации подготовки и решения задач техники.

Система счит-ся описанной, если определены ф-ция и струк-ра системы.

Формы опис-я ф-ции системы: математич-я, словесная, алгоритм.

Ф-ции ВМ в форме алгоритма.

Струк-ра системы – фиксир-я совок-ть элем-в и связи м/у ними.

Ф-ция системы первична, струк-ра вторична.

При опред-ии способа порождения ф-ций, кот-е необх. и достат-ны для обеспеч-я опред-х св-в системы, исп-ся термин функцион-я организ-я.

При опред-и способа порождения струк-р, необх. и достат-х для реализации ф-ций систем, исп-ся термин структ-я организ-я.

Разл. принципы организ-и приводят к системам, кот-е различ-ся своими ф-ми, но тождественны по своим св-вам и назнач-ю.

Струк-ра наглядно изобр-т, как устроена система, из каких элем-в сост-т, и как они связаны др.с др.

Матеем. формой явл-ся граф (верш. – элем-ты, ребра и дуги – связи).

Инженерн.форма – структ-я схема.

Схема: 1.структурная; 2. функциональная.

ВМ – сложн. система.

Для сложн.систем хар-но то, что ф-ция, реализуемая системой, не м.б. представлена в виде композиции ф-ций, реализуемых наим-ми элем-ми системы. Невозм-но рассмотреть порядок функционир-я ВМ с т.зрения только электрич-х процессов, кот-е происх-т в цепях ВМ.

Чтобы выявить ф-цию ВМ, происходящие в ней процессы необх-мо рассм-ть в информац-ом и алгоритмич-ом аспекте.

След-но, необх-мо использ-ть неск-ко форм описания ф-ции и струк-ры систем, т.е. иерархии ф-ций и стр-р. На верх.уровне система рассм-ся как один элем-т, кот-й имеет входы и выходы для связи с внеш.объектами. Ф-ция системы не м.б. задана подробно и отображается состоянием входов на сост-е выходов (черн.ящик). Чтобы раскрыть струк-ру и порядок функционир-я системы, сама струк-ра и глобальная ф-ция разделяются на части – ф-ции и струк-ные элем-ты след-го более низкого уровня. То, что элементарно на одном уровне рассмотр-я процессов и струк-р, оказ-ся разложенным на совок-ть элем-в низшего уровня. Взаимосвязь элем-в низшего уровня порожд-т опред-е св-ва в элем-х высшего.

Любая сложн.система содержит в себе иерархию процессов и элем-в. Наличие иерархии приводит к необх-ти исп-ть иерархию ф-ций и струк-р для описания того, как устроена и работает система. В создании ВМ и выч.системы участвуют специалисты разл.областей челов.знаний. Каждый рассм-т ВМ со стоящей перед ним задачей.

Рассм-ся вопросы физического построения:

- состав устройств

- число регистров в процессоре

- емкость памяти

- наличие сопроцессора

Арх-ра и орг-я – 2 стороны описания ВМ и выч.системы.

2. Уровень общей арх-ры ВМ:

Центр.процессор

Основн.память

Устр-во ввода-вывода

Шина,ч/з кот-ю осущ. взаимод-е

3.Детализ-я кажд. уровня, вход-го во 2уровень.

Устр-во управл-я (синхрониз-я)

Арифм-логич-е устр-во (обраб.целых чисел)

Блок плавающ-й запятой (обраб.плав.запятой)

Регистры (кратковрем-е хран-е команд, данных, адресов)

4.Детализ-я элем-та 3уровня.

Логика программной послед-ти – обеспеч-т выполн-е команд в послед-ти, предусмотр-ой прогр-й.

Логика формир-я управл-я – генерация необх-х управл-х сигналов.

1.донеймоновский период

2.неймоновский п-д

3.постнеймоновский п-д (паралл. и распределенные вычисл-я)

1.прогр-ы не хранились в памяти, а набирались с помощью коммутаций

2.малая производит-ть

3.десятичная сист.счисл.

Одной из революционных идей в архит-ре выч.техники явл-ся идея ВМ с хранимой в памяти программой, кот-я принадлежит Джону Фоннейману. В 1945г он опубликовал статью, где были изложены принципы такой ВМ.

Наряду с традиционными принципами появились и продолжают развив-ся новые принципы организ-и выч.процесса.

Создание ВМ ENIAC – 1946г. Эксплуатировалась до 1955г.(Вес – 30тонн; 18000электр.ламп; 5000сложений/сек; 360умножений/сек; десятичная сист.счисл.).

Прогр-а задавалась коммутацией триггеров на 40 наборных полях. При переходе на новую прогр-у необх-мо сделать перекоммутацию вручную.

Для реш-я к-л задачи разраб-ся алгоритм, кот-й в конечном виде представл-ся упорядоченной послед-ю машинных команд. Маш.ком-да имеет операционно-адресную струк-ру. Маш.ком-да – это управляющее слово, опред-ее действия ВМ в теч-е некот-го отрезка времени (рабоч.цикл процессора)

Ком-ды прогр-ы хран-ся в послед-х ячейках памяти и вып-ся в естеств-й послед-ти, т.е. в порядке их положения в прогр-е. Изменить естеств-е порядки след-я помогают спец.ком-ды. Это измен-е происх-т либо по рез-там анализа предыд.действия (усл.передача), либо безусл-но.

1.ком-да извлек-ся из памяти

2.адрес передается в память

4.адресность. Опер.память сост-т из ячеек памяти опред.разрядности, кажд.ячейка имеет свой уник-й номер адреса. Чтобы записать слово в яч.памяти, нужно указать ее адрес. После записи инф-я идентефицир-ся адресно. Чтобы прочитать эту инф-ю, надо указать адрес яч.памяти, в кот-ю она была записана. Копии можно считывать многократно. Т.о. адрес яч.памяти станов-ся машинным идентефикатором ком-д или данных. Др.средств для обозначения величины и ком-д, кроме адресов, в процессе составл-я программ, нет.

Весь процесс вычисл-й,кот-й происх-т в ВМ опредся прогр-ой, кот-ю настраивает ВМ на получ-е нужн.рез-тов. Замена прогр-ы требует измен-я ф-ций ВМ.

Будем рассм-ть ВМ как совок-ть элем-в, м/у кот-ми происх-т пересылка инф-и, и в ходе этой пересылки инф-я м. подвергаться опред.видам обработки.

1. Устр-ва ввода-вывода.

На порты вв-выв приходит инф-я.

Порт вв и выв – устр-ва сопряжения ВМ с перифер-ми устр-ми. Осн.память – опер. (непосредств.обработка, энергозавис.) и пост.память (сохр-е инф-и). Оба вида памяти – память с произвольным доступом. Ячейка – 8бит, и кажд. 8 бит имеет свой номер адреса. В осн.памяти хран-ся прогр. и данные, кот-е в наст.момент наиб. активны. Емкость ограничена и, если прогр-а перестает быть активной, то необх-я инф-я пересылается из внешюпамяти.

2. АЛУ – для обработки инф-и. Как правило, АЛУ м.выполн-ть огранич. опер-и: арифм, логич, опер-и сдвига. Формир-ся флаги.

3. Устр-во управл-я (УУ) – организ-т автоматич-е управл-е выполнением прогр-ы и обеспеч-т функционир-е отд.устройств как единой системы путем синхрониз-и и координ-и их работы. Любая пересылка инф-и м/у любыми элем-ми требует своего сигнала управл-я. Т.о. управл-е вычисл.процессом сводится к выдаче опред.набора сигналов управл-я в опред. временной послед-ти.

УУ формир-т сигналы 2 типов:

- управл. сигналы, под действ-м кот-х из памяти извлек-ся ком-ды послед-ти, заданной прогр-ой, и сигналы, под действ-м кот-х происх-т исполн-е этих ком-д.

- сигналы управл-я для синхрониз-и и координ-и работы всех устр-в.

Связи: По 1 инф-я поступ-т из перифер. устр-ва ввода, преобраз-ся и передается в осн.память по 2. По 10 рез-ты реш-я задачи передаются на порты вывода, откуда по 11 перед-ся в перифер. устр-ва. Если появл-ся необх-ть подкачки инф-и, кот-я отсутств-т в ОП, страницы, потерявшие свою актуальность, передаются во внеш. память по 9. В УУ передается I ком-да, кот-я должна исполн-ся, из ОП по 4. С этого мом-та процессор знает, что делать. Ком-да имеет операц-адресную струк-ру: КОп и адреса ячеек-операндов. По 3 из УУ в опред. послед-ти в осн.память послед-но поступают адреса опер-дов. По 6 из ОП в АЛУ поступают опер-ды, участв-е в опер-и, указ-й в коде опер. ком-ды. По 5 рез-ты выполн-я опер-и поступают в ОП. По 7 из УУ поступает инф-я о коде опер-и, кот-я извещает АЛУ об опер-и, кот-я д.б. выполнена. По 8 из АЛУ поступ-т инф-я о наступлении некот-х событий. Рез-т опер-и нулевой, переполн-е и т.п. – флажки, для того, чтобы УУ опред. какую ком-ду выполнять дальше. По 12 из УУ посыл-ся адреса портов вв-выв.

Первонач-но ком-ды имели 4-адресный формат.

КОп – код опер-и, А1,А2 – адр. операндов, участв-х в опер-и, если она арифм-я или логич-я, А3 – адр. яч.памяти, в кот-ю д.б. положен рез-т выполн-я опер-и, Аск – адр. след-й ком-ды.

Такой способ наз-ся принудительным. Если это ком-да передачи управл-я, то А3 – это адр. яч.памяти, в кот-й нах-ся ком-да, кот-й передается управл-е. Это при выполн-и ком-ды безусловного перехода.

Если осущ-ся передача управл-я по усл-ю, если усл-е выполн-ся, происх-т передача управл-я ком-де, кот-я нах-ся в яч.памяти с адр.А3. При невыполн-и – к ком-де Аск.

Согласно принципу программного управл-я все ком-ды прогр-ы хран-ся в ОП по адр. А, А+1, А+2… т.е. в соседн.яч.памяти. В соврем.машинах по адр. А, А+k, A+2k. В осн-м ком-ды выполн-ся в той же послед-ти, что и адреса, след-но адр. очередн. ком-ды м.б. получен путем увелич-я адр. яч.памяти на «+1» (на «+k»). Хран-е адреса очередн.ком-ды выполн-т узел устр-ва управл-я, кот-е наз-т счетчиком команд.

Исчезает ком-да Аск, т.е. станов-ся меньше по кол-ву бит.

Появл-ся 3-адресный формат.

А1, А2 – адр.операндов, А3 – рез-т.

В сч.ком-д д.б. записан адрес перехода.

След-т помнить, что сч.ком-д опред-т лишь местополож-е кода ком-ды в ОП, но не содержит инф-и о том, какая это ком-да! Ком-да станов-ся видимой процессору, когда она занос-ся в рег-р ком-д.

Доказано, что min аппарат-е затраты получ-ся в случае одинаковой длины слова-операнда и слова-ком-ды.

Память с развитием технологий увел-ся быстро, соотв-но увел-ся кол-во яч.памяти, а значит и увел-ся размеры адр.полей при прямой адресации ОП. Как следствие, повыш-ся разрядность адр.части кода ком-ды.

Слова-опер-ды по соображениям точности представл-я данных как правило имеют разрядность 32-64разр. Т.о. длина кода ком-ды становилась неоправданно большой.

Появл-ся 2-адресные ком-ды.

Появл-ся подразумеваемый адрес. Таким адр. м.б. либо адр.одного из опер-дов (в регистре аккум-ре), либо второй адр. явл-ся подразумеваемым – адр., куда нужно положить рез-т.

Если это управл-е, то адр.А2 указ-т на яч. памяти, в кот-й хран-ся ком-да, кот-й передается управл-е.

Одноадресная машина.

Если это арифм.ком-да, то предполаг-ся, что спец.ком-дой на рег-р аккум-р из памяти занесен опер-д, участв-й в опер-и. I опер-д, участв-й в опер-и некот-й арифм. или лог. ком-ды нах-ся в рег-ре аккум-ре, а II опер-д извлек-ся из яч.памяти, адрес кот-й указан в поле А1.

Если необх-мо рез-т записать в памяти, в яч.А1 запис-ся содерж-е аккум-ра.

Если это ком-да передачи управл-я, то она имеет формат: А1 – адр.перехода, по кот-му из яч.памяти извлек-ся ком-да, кот-й передается управл-е.

Сущ-т 0-адресные машины.

2.исполн-я опер-и

Рассматр-ся рабоч.цикл процессора, в кот-м присутствуют регистры общ.назнач-я: регистровая память, кажд.регистр имеет свой номер-адрес, эта память сверхоперативная, ее быстрод-е соизмеримо с работой процессора, ее емкость 16-32.

В простейш.процессоре в ком-де исп-ся исполнительные адреса, т.е. прямые адреса обращения к памяти. В дальнейшем для сокращения адресной чати кода ком-ды вместо прямых адресов стали исп-ть разл.способы адресации, кот-е позволяет сократить часть кода ком-ды.

На входах АЛУ присутствуют оба операнда, участв-е в опер-и. Выполн-ся опер-я, код кот-й расположен в поле ком-ды, обозн. КОп. Кажд. операнд имеет уник двоичн.номер.

В управл. устр-ве(УУ) есть: РК – рег-р ком-д, СК – счетчик ком-д, МПА – микропрограммый автомат.

РОН – рег-ры общего назнач-я, БОД – блок обраб-ки данных, СУ – сигн.управл-я, ЦП – центр.процессор.

Начальный адр. прогр-ы, кот-й должен использ-ся заносится на СК. Из СК адр.ком-ды (Iячейка), в кот-м хран-ся Iком-да, поступ-т в ОП. УУ формир-т сигнал чтения памяти. Из соотв-й яч.памяти ком-да поступает на РК. В зав-ти от формата ком-ды в адр.части ком-ды может нах-ся 1, 2,3 или 4 адреса. Из соотв-х полей РК адр.опер-дов поступ-т в ОП или по св.1 в РОН. Формир-ся сигнал чтения в ОП или РОН и из памяти опер-ды поступают в РОН.

По св. 2 эти данные поступают в БОД. По св.5 из МПА поступ-т инф-я в БОД о том, какая опер-я д.б. выполн-на над поступившими подданными. Рез-ты выполн-й опер-и по св.3 поступ-т в РОН и, если необх-мо, рез-т запомин-ся в ОП.

Формат команды опред-т ее стр-ру, кол-во двоич-х разр-в под весь код команды, кол-во и располож-е полей. Поле команды - сов-ть двоич-х разр-в, кодирующих составную часть команды.

8 бит – код операции.
(КОп – код операции)

Соврем-е процессоры имеют слож. формат ком-ды. Длина формата ком-ды от 1 до 16 байт. При созд-и новой модели выбор форм-та ком-ды влияет на многие хар-ки будущей машины.

1.Общее число: а) общая длина кода пр-мы; б) тип полей (фиксир-я или перемен-я длина поля).

2.Простота декодир-я кода

3.Способы адресации.

4.Стоимость для декодир-я и исполн-я команд.

Удобно иметь мощный набор ком-д с разнообраз-ми кодами операции, множ-во типов d, max адресное простр-во. Для упрощ-я аппаратуры и  быстродействия длину кода команды выбир-т кратной байту. В соврем-х ВМ использ-ся >, чем 1 формат ком-ды.

Разряд-ть адресной части

Принципы использ-я i, располож-й в адресной части кода ком-ды опред-т система адресации, к-я опред-т число адресов и принятые сп-бы адресации операндов. При выборе способа адр-ции:

- емкость основной памяти для хран-я пр-м;

- время вып-я пр-мы

- эффектив-ть использ-я ячеек памяти при хранении пр-мы.

С  кол-ва адресов емкость, к-я треб-ся для хран-я команд пр-мы монот-но . Для реализ-ции одной 3^хадресной команды треб-ся выполнение трех 1адресных.

Ком-ды пересылки

Приемником d м.б.: ячейка памяти; регистр.

1) r₁ := (r₂) – содерж-е регистра r₂ перед-ся в r₁

2) r₁ := mem (ADDR) – регистру r₁

присв-ся содерж-е ячейки памяти

с адресом ADDR.

3) mem(ADDR) := (r₂)

4) память – память

Ком-да пересылок д. содер-ть: 1) адреса источника и приемника (адреса ячеек памяти, адрес регистра назнач-я, или i о том, что операнды, располож-е в стеке нах-ся в теле команды). 2) длина пересыл-х d (задана либо явно либо косв-но). В машинах с фиксир-й формой обычно премещ-ся 1 слово, любое перемещ-е др. кол-ва d должно вып-ся пр-мой. В ряде ВМ в состав ком-д входят ком-ды, к-е работ-т с изменяемым словом. В этом случае длина не указ-ся, а пересылка вып-ся до тех пор, пока не появ-ся спец. поле конца d. 3) способ адерации каждого d, к-й позвол-т преобраз-ть содерж-е адресной части команды в физич-й адрес операнда.

Эти команды предназначены для вып-я арифм-х и логич-х операций над d, представленными в различ-х формах: операции с целыми числами; с плав-щей точкой; с десятичными числами.

Основ-е ф-ции: получ-е резул-та; формир-е в АЛУ признаков (флагов), к-е харак-т этот резул-т.

Целочисл-я арифм-ка. Операции: +, -, *, /. Если в списке ком-д отсут-т ком-да (н-р “*” и “/”), то они дел-ся программ-но.

Бинарные операции: все арифм-е операции явл. бинарными (2^хместными), в них обяз-но д.б. указано месторапол-е обоих операндов. В Коп указано что нужно делать. Вместо 2^хместных арифм. использ-ся инкремент и декремент содержимого регистра.

Операция сравнения: 2хместная, выпол-ся как вычитание. Основная ф-ция: формир-е флагов. Сам резул-т никуда не запис-ся.

Операции с плав-й точкой: *,/,+,-, операции срав-я вещественных чисел с выработкой соответ-х признаков, операции преобраз-я.

Операции с десят-ми числами: десят. числа предст-ны в двоич-й форме. Арх-ра команд соврем-й ВМ не содер-т спец. команд в отличие от ранее созд-х. Вычисл-я имитируются с помощью команд целочисл-й ариф-ки, затем коррекция резул-та.

Логические операции: основные ф-ции: 1) выпол-е различ-х логич-х операций над отдельными битами слов или др. адресуемых единиц i. 2) обраб-ка символов и логич-х d. Min набор таких опер-й: инверсия, конъ-ция, дизъ-ция, сумма по мод2, реже эквив-ть, И, ИЛИ, НЕ.

Операции сдвига: унарные: 1) логич-й сдвиг , . Сдвиг : в освобод-ся разряд запис-ся 0, а выдвигаемый разряд теряется.

2) арифметич-й сдвиг ,. d рассм-ся как целые со знаком. Бит знака не измен-т своего полож-я. При сдвиге  освобожд-е разряды запол-ся знач-ми знакового раз-да, а при сдиге  нулем. Арифм-е сдвиги позвол-т ускорить выпол-е нек-х арифм-х опер-й. Если числа в доп. кодах, то сдвиги  и  эквив-ны * и / на 2. При сдвиге  на k бит исходное число будет умножено на 2^k.

3) циклич-й сдвиг ,. Сдвиг  на k разр-в = сдвигу  на n-k разр-в, где n - кол-во разр-в слова.

Сдвиг “-” числа на 1 разряд в обратном коде (н-р “-1”) будет давать резул-т “-3” некорректный, если на 2 раз-да, то “-7”. Сдвиг  дает коррект-й резул-т. Если сдвигаем число в доп. коде, то наоб-т:  - верный резул-т,  - неверный.

Loop – команда упрв-я циклом.

r - номер регистра куда запис-ся const цикла.

A – адрес перехода. Этим адресом явл. начальный адрес цикла.

Уменьш-е r происх-т аппаратно, автомат-ки. Происх-т проверка и сравн-е с 0, если не 0, происх-т переход по адресу ADDR.

В системе команд всех процесс-в присут-т команды, позвол-е осущ-ть безусл-й или усл-й переход на нек-ю процедуру и возврат по окончании этой проц-ры в основную пр-му.