Анализ подложечных шумовых эффектов в интегральных микросхемах



Дата30.03.2016
өлшемі24.51 Kb.
#61258
Д.Ю. СЕМЕНОВ

Научный руководитель – Э.В. АТКИН, к.т.н.



Московский инженерно-физический институт (государственный университет)

АНАЛИЗ ПОДЛОЖЕЧНЫХ ШУМОВЫХ ЭФФЕКТОВ
В ИНТЕГРАЛЬНЫХ МИКРОСХЕМАХ

На примере блока фазовой автоподстройки частоты рассмотрено влияние шумов переключения цифровых элементов, передающихся через подложку, на работу аналоговой части схемы. Рассмотрены методы моделирования шумов и уменьшения их воздействия на работу устройства.


Как известно, когда цифровая часть начинает переключаться с большой тактовой частотой, шумы, передающиеся через подложку, многократно возрастают [1]. Шумовые сигналы передаются на общую землю через контакт к подложке переключающегося транзистора. Когда элемент переключается, то за счет его сопротивления и емкости перехода генерируется импульс тока, который может локально изменить напряжение смещения подложки. Поскольку подложка влияет на величину порогового напряжения транзистора, изменяется импульсный ток. Это приводит к остроконечным всплескам напряжения в узлах с высоким сопротивлением. Проблема осложняется учетом индуктивности выводов контактной площадки и корпуса, а также сопротивления и емкости контактной площадки. Очень зависима от шумов в подложке разновидность помех, называемая дрожанием сигнала (джиттер). В качестве примера можно рассмотреть блок фазовой автоподстройки частоты (ФАПЧ) (рис. 1).

Рис. 1. Схема блока ФАПЧ.

Как показано на рис. 1, шум проникает в подложку и вызывает искажение аналоговых сигналов, чувствительных к помехам. Таким образом, подложечный шум представляет серьезную проблему при проектировании блока ФАПЧ.

ФАПЧ – один их основных составляющих блоков в таких устройствах как микропроцессоры, схемы памяти, а также в устройствах, применяющихся для восстановления данных на жестких дисках, организации проводных и беспроводных соединений. В состав блока ФАПЧ входит счетчик/делитель, объединенный с такими чувствительными к помехам схемами как генератор, управляемый напряжением (ГУН) и зарядовая помпа. Из-за того, что ФАПЧ находится на одной подложке с цифровой схемой, возникает подложечный шум. Этот шум выражается в дрожании фазы на выходе ФАПЧ.

Фазовый шум и джиттер взаимосвязаны – они являются, соответственно, частотным и временным представлением одного понятия. Для идеального генератора, период колебаний не изменяется во времени. Но из-за влияния подложечного шума на схему, период колебаний меняется как функция времени, приводя к отклонению от среднего периода, что является характеристикой джиттера. Правильная работа ФАПЧ очень сильно зависит от его способности “противостоять” шуму. Для того, чтобы добиться этого, на этапе проектирования схем следует использовать инструменты САПР (например, от компании Cadence), позволяющие моделировать шумовые эффекты и их воздействие на чувствительную к помехам аналоговую схему. В настоящее время такими инструментами являются программный продукт Assura RF (для пакета IC Package 5.1.41) и программный продукт Virtuoso QRC (для пакета IC Package 6.1.3).

Трассировка шин питания и сигнальных цепей должна вестись таким образом, чтобы уменьшить паразитные связи, влияющие на возникновение и распространение помех. Для этого применяется изоляция цифровой и аналоговой частей схемы посредством раздельного питания, дифференциальные сигналы, а также соответствующие схемы подавления синфазных помех [2,3].



Список литературы

  1. Checka N. Substrate noise analysis and techniques for mitigation in mixed-signal RF system.// Massachusetts institute of Technology.-2005.-pp.19-23.

  2. http://www.cadence.com/rl/Resources/datasheets/qrc_extraction_ds.pdf. Cadence QRC extraction// Datasheet.-2008.-P5.

  3. Substrate noise analysis for mixed ICs from Cadence// White paper.-2001.-Vol.3078.-P 10.


Достарыңызбен бөлісу:




©dereksiz.org 2024
әкімшілігінің қараңыз

    Басты бет