Лабораторная работа №3 Researching flip-flops using Electronics Workbench application software



Дата10.03.2016
өлшемі1.41 Mb.
түріЛабораторная работа
Laboratory work #3(лабораторная работа №3)
1. Researching flip-flops using Electronics Workbench application software.

Исследование триггеров с помощью ПП Electronics Workbench.
1.1. Researching RS-flip-flop.

Исследование работы RS–триггера.

Construct the electronic circuit according to the drawing and fill in a table.

Собрать электронную схему согласно рисунка и заполнить таблицу.

To research this circuit it’s necessary to click on the switcher in the top right corner of the working field (1 – “on”, 0 – “off”).

Для исследования работы схемы ее необходимо включить, щелкнув мышью 1 раз по переключателю, расположенному в правом верхнем углу рабочего поля (1– вкл., 0 – выкл.).



Q

Qt+1

R

S

0




0

0

0




1

0

0




0

1

1




1

0

1




0

0

1




0

1





1.2. Researching JК- flip-flop using logic gates and RS-flip-flops.

Исследование JК–триггера с использованием логических элементов и RS–триггеров.

Construct the circuit according to this drawing and research its operation.

Собрать схему JК–триггера согласно прилагаемой схеме и исследуйте ее работу.







1.3. Researching the clocked JКRS flip-flop.

Исследование тактируемого JКRS –триггера.

Construct JКRS flip-flop circuit.

Собрать схему JКRS–триггера.

Check that:

Убедитесь в том, что:


  • Q=1 at (при) R=1 and (и) S=0 (irrespective of the value of other inputs - независимо от состояния остальных входов);

  • Q=0 at (при) R=0, S=1 (irrespective of the value of other inputs независимо от состояния остальных входов);

  • Set (Установите) R=1, S=1 and fill in the truth table (и составьте таблицу истинности).





1.4. Researching D-flip-flop in the counting mode.

Исследование работы D–триггера в счётном режиме.

Construct D flip-flop circuit.

Собрать схему D–триггера.






Sending clock pulses to C input using C switch define the value of the flip-flop’s outputs (using indicators Q and Q’), its waveform diagram in the counting mode.

Подавая на счётный вход С тактовые импульсы с помощью ключа [C], определите состояние выходов триггера при помощи индикаторов Q и Q` и составьте временные диаграммы работы триггера в счётном режиме.


2. Researching flip-flops using the laboratory bench and an oscillograph.

Исследование триггеров с помощью стенда для исследования цифровых устройств и осциллографа.
2.1. The manual pulse generation circuit (схема ручного формирования импульсов - РФИ).

The manual pulse generation circuit (схема ручного формирования импульсов - РФИ).

Note.

In all laboratory works clock pulses (синхровход “С”) are formed using the manual pulse generation circuit (схема ручного формирования импульсов - РФИ).



In order to form the front edge or the falling edge of clock pulses you have to press and to release S1 button. VD1 LED flashes when the front edge is formed and extinguishes when the falling edge is formed. You have to check this circuit using the laboratory oscillograph.

Собрать схему ручного формирования импульсов и проверить ее работу (нажав на кнопку S1) с помощью световых индикаторов и осциллографа.


2.2. Construct an asynchronous RS-flip-flop using NAND logic gates and obtain its truth table (you have to connect and outputs to indicator lamps).

Собрать схему асинхронного RS-триггера, используя логические элементы И-НЕ и получить таблицу истинности триггера (необходимо соединить выходы и со светодиодами).





Logic diagram of RS-flip-flop.

Схема RS-триггера.

Truth table (таблица истинности).



2.3. Construct a clocked RS-flip-flop using NAND logic gates and obtain its truth table (you have to obtain clock pulses from the single pulse generator).

Собрать схему тактируемого RS-триггера, используя логические элементы И-НЕ и получить таблицу истинности триггера с использованием тактовых импульсов от ГОИ (генератора одиночных импульсов).





Logic diagram of the clocked RS-flip-flop.

Структурная схема тактируемого RS-триггера.


2.4. Construct a clocked D-flip-flop using NAND logic gates and obtain its truth table (you have to obtain clock pulses from the manual pulse generation circuit).

Собрать схему тактируемого D -триггера, используя логические элементы И-НЕ и получить таблицу истинности триггера с использованием тактовых импульсов от ГОИ (генератора одиночных импульсов).





Logic diagram of clocked D-flip-flop.

Структурная схема тактируемого D-триггера.


2.5. Construct a clocked JK-flip-flop using NAND logic gates and obtain its truth table (you have to obtain clock pulses from the manual pulse generation circuit).

Собрать тактируемый JK-триггер, используя логические элементы И-НЕ и получить таблицу истинности триггера (используя генератор импульсов ГОИ).

To avoid the prohibited input combination of RS-flip-flop (when R=1 and S=1 simultaneously and its outputs ==1 and RS-flip-flop stops to be a flip-flop) a JK-flip-flop was developed.

It has 3 inputs – J R, K S and C – clock pulse input.

Для того, чтобы избежать запрещенную входную комбинацию RS-триггера (когда R=1 и S=1, при этом выходы ==1 и он перестает быть триггером), был специально разработан JK-триггер. Он имеет 3 входа: J R, K S and C – вход тактовых импульсов.

If J=1 and K=0 (or inversely) – it is working as a synchronous RS-flip-flop; and if J=K=1 – it is working as T-flip-flop.

Если J=1 и K=0 (или наоборот) – он работает как синхронный RS-триггер, а если J=K=1 – то он превращается в Т-триггер.



Logic diagram of clocked JK-flip-flop.

Структурная схема тактируемого JK-триггера.

Условные обозначения:

Truth table – таблица истинности;

No change – без изменения;

Toggles – переключение.

A simplified version of the versatile JK flip-flop. Note that the outputs feed back to the enabling NAND gates. This is what gives the toggling action when J=K=1.

Упрощенная версия универсального JK-триггера. Обратите внимание на то, что выходы соединены на входы разрешения логических элементов И-НЕ.
2.6. Construct a T-flip-flop using clocked JK-flip-flops (using NAND logic gates) and obtain its truth table (you have to obtain clock pulses the manual pulse generation circuit).

Собрать Т-триггер, используя тактируемый JK-триггер, логические элементы И-НЕ и получить таблицу истинности триггера (используя генератор импульсов ГОИ в качестве).


The T Flip-Flop

Т-триггер

The T or "toggle" flip-flop changes its output on each clock edge, giving an output which is half the frequency of the signal to the T input.

Т-триггер изменяет свой выход при каждом фронте тактового импульса, при этом на выходе получается половинная частота входного сигнала.




Construction of T flip-flop from a J-K flip-flop.

Получение Т-триггера из JK-триггера.
2.7. Research the universal DRS-flip-flop on the basis of IC 155ТМ2.

Исследование универсального DRS-триггера на основе ИС 155ТМ2.







Logic diagram and truth table of IC 155ТМ2.

Схема и таблица истинности ИС 155ТМ2.





Logic diagram and truth table of asynchronous RS-flip-flop of the basis of IC 155ТМ2.

Схема и таблица истинности асинхронного DRS-триггера на основе ИС 155ТМ2.



Logic diagram of synchronous D-flip-flop of the basis of IC 155ТМ2.

Схема синхронного D-триггера на основе ИС 155ТМ2.



Logic diagram of synchronous T-flip-flop of the basis of IC 155ТМ2.

Схема синхронного Т-триггера на основе ИС 155ТМ2.
2.8. Research the universal JKRS-flip-flop with complex input logic on the basis of IC 155ТВ1.

Исследование универсального JKRS-триггера на основе ИС 155ТВ1.





The universal JKRS-flip-flop of the basis of IC 155ТВ1.

Универсальный JKRS-триггер на основе ИС 155ТВ1.
Connect S, R, J, K inputs with “1”/”0” switchers, C input with single pulse generator, and Q output with LED (light-emitting diode).

Соедините входы S, R, J, K с переключателями “1”/”0”, вход С – с ГОИ, а выход Q – со светодиодом.










Asynchronous RS-flip-flop.

Асинхронный RS-триггер.





Synchronous RS-flip-flop.

Синхронный RS-триггер.



Synchronous D-flip-flop.

Синхронный D-триггер.



Synchronous T-flip-flop.

Синхронный Т-триггер.
2.9. Research the master-slave clocked RS-flip-flop.

Исследовать 2-х ступенчатый тактируемый RS-триггер.







Logic diagram of a master-slave flip-flop.

Структурная схема 2-х ступенчатого триггера.



Timing sheet of a master slave flip-flop.

Временная диаграмма 2-х ступенчатого триггера.
Task 3 Self-study (самоподготовка)

Install “Java Applets download” (инсталлировать программу Java Applets download);

Open the file (открыть файл) Applets at TAMS -> HADES -> “HADES applet collection” and study the following files (изучить следующие файлы):
    Basic SR flipflops

    SR-flipflop (variant)

    Clocked SR-flipflop (AND-NOR)

    D-type latch with NAND gates

    Edge-triggered D-type flipflop

    D-type flipflop with enable-input

    JK-flipflop

    Master-slave JK-flipflop with reset

    Master-slave JK-flipflop (metastable)

    TTL-series 7476 JK-flipflop

    Flipflop components demonstration

    LSSD level-sensitive scan design latch



  • Stack controller


Questionnaire (вопросник)

1. Generalized block diagram of a memory automaton and finite state machine (Обобщенная структурная схема автомата с памятью и конечного автомата);

2. Finite State Machines (конечные автоматы);

3. Mealy, Moore automatons, their description and generalized block diagrams (Автоматы Мили, Мура, их описание и обобщенные структурные схемы);

4. Unified Modeling Language and its applications (Универсальный язык программирования и его применение);

5. The structure and operation of RS, D, T, JK flip-flops, master-slave flip-flops (Устройство и работа RS, D, T, JK и двухтактных триггеров);

6. Schmitt trigger (триггер Шмита).

In your report you must indicate (в отчете необходимо указать):

- the name of the laboratory work (название работы);

- your faculty, specialty, group (факультет, специальность, группа);

- your surname (family name) and name (ФИО);

- tasks to be carried out during this laboratory work (выполняемые задачи);

- your conclusions (выводы).







Каталог: files -> doc
doc -> Регламенттерін бекіту туралы «Әкімшілік рәсімдер туралы»
doc -> Регламенттерін бекіту туралы «Әкімшілік рәсімдер туралы»
doc -> Қызылорда облысының 2015 жылғЫ Әлеуметтік-экономикалық даму нәтижелері
doc -> Департамент Росприроднадзора по пфо специалистами отдела государственного экологического надзора и лицензионного контроля завершены плановые комплексная проверка муп жкх «Ильиногорское»
doc -> Бағдарламасы Жұмыспен қамту 2020 бағдарламасына 2012 жылға 5681,1 млн теңге қаралып, 92,8 пайызы игерілді
doc -> «Дорожная карта занятости 2020» Кызылординской области в 2013 году на реализацию программы «Дорожная карта занятости 2020»


Достарыңызбен бөлісу:




©dereksiz.org 2020
әкімшілігінің қараңыз

    Басты бет