Практикум для студентів спеціальності 050201 Укладач к т. н., доц. М. М. Биков затверджено

Таблиця 4.3 – Значення сигналів на вході D₃, що забезпечують потрібні

підрахунку десяткових чисел. Аналогічні таблиці можна скласти для інформаційних входів D₂, D₁, D₀ інших тригерів лічильника. Це дає змогу розглядати табл. 4.1 як таблицю істиності для логічних функцій D_з, D₂, D₁, Д₀, що керують інформаційними входами відповідних тригерів: в лівій частині таблиці записані логічні змінні Q_3j, Q_2j, Q_1j, Q_0j, де j = 0...9 – номер рядка, а в стовпцях правої частини – відповідні цим значенням змінних значення логічних функцій:

D₂j = f₂(Q_3j, Q_2j, Q_0j),

D₁j = f₁(Q_3j, Q_2j, Q_0j),

D₀j = f₀(Q_3j, Q_2j, Q_0j).

Промисловістю випускаються готові інтегральні схеми лічильників з різним модулем лічби: К155ИЕ2 – чотирирозрядний десятковий асинхронний лічильник; К155ИЕ4 – чотирирозрядний лічильник-дільник на 2, на 6 та на 12; К155ИЕ9, К555ИЕ10 – чотирирозрядний десятковий синхронний лічильники та інші.

4.2. КОТРОЛЬНІ ЗАПИТАННЯ ТА ЗАВДАННЯ НА

ЛАБОРАТОРНУ РОБОТУ

4.2.2. За способом кодування розрізняють _______________ та _______________________лічильники.

4.2.3. Граничне число імпульсів, яке може бути пораховане лічильником, називається ___________________________ .

4.2.4. Якщо в лічильнику надходження одного імпульса на вхід збільшує число, яке в ньому зберігається на 1, то він називається ___________________ .

4.2.5. Який лічильник називається реверсивним?

4.2.6. Лічильник, в якому запуск всіх тригерів здійснюється в один і той же момент часу, називається ___________ лічильником.

4.2.7. За схемою якого тригера включаються тригери різних типів, які використовуються в лічильниках?

4.2.8. Нарисуйте схему реверсивного двійкового чотири-розрядного лічильника.

4.2.9. Чому дорівнює модуль лічби трирозрядного лічильника?

4.2.10. За способом організації міжрозрядних зв'язків розрізняють лічильники з __________, ____________та _______________ перенесеннями.

4.2.11. Зібрати схему трирозрядного асинхронного підсумовувального лічильника на JК-тригерах і дослідити його роботу.

4.2.12. Синтезувати асинхронний лічильник з коефіцієнтом лічби К_ліч =____ за схемою з примусовим скиданням.

4.2.13. Синтезувати синхронний лічильник на Д-тригерах з заданим викладачем коефіцієнтом лічби.

4.2.14. Скласти схему трирозрядного асинхронного віднімального двійкового лічильника на Д-тригерах і дослідити його роботу.

5.1.2. У відповідності з індивідуальним завданням виконати синтез паралельного регістру на заданому типі тригерів для заданих операцій.

5.1.3. Зібрати схему спроектованованого регістра на лабораторному стенді та дослідити його роботу.

5.1.4. У відповідності з індивідуальним завданням синтезувати трирозрядний зсувальний регістр на заданому типі тригерів для заданого циклу переходів. Зібрати схему регістра на лабораторному стенді та дослідити його роботу в динамічному режимі роботи. Для цього: а) подати вихід одного із тригерів схеми на вхід “зовнішня синхронізація” осцилографа; б) подати на тактовий вхід регістра зсуву вихід генератора тактових імпульсів; в) відрегулювати зображення та синхронізацію осцилографа таким чином, щоб на екрані вміщався цикл роботи регістра зсуву; г) нарисувати часову діаграму роботи регістра зсуву.

5.1.5. Розробити схему чотирирозрядного паралельно-послідовного регістра на тригерах D-типу. Дослідити його роботу в статичному режимі. Для цього набрати на задавальному регістрі лабораторного стенда заданий код, записати його по паралельному вході в досліджувальний регістр та, подаючи на тактовий вхід регістра імпульси з генератора поодиноких сінхроімпульсів, дослідити зміни стану регістра в кожному такті.

5.1.6. Розробити схему, яка дозволяє виконати дослідження роботи паралельно-послідовного регістра, аналогічне п.5, в динамічному режимі. Використовуючи осцилограф, накреслити часову діаграму роботи регістра.

5.1.7. Зробити висновки по роботі. Оформити звіт.
5.2. ТЕОРЕТИЧНІ ВІДОМОСТІ
5.2.1. Загальні відомості про регістри

Двійкові числа та інша двійково-кодована інформація, яка обробляється обчислювальною машиною, в загальному випадку містять n біт. За пристрої, які забезпечують їх збереження, використовують регістри, які об'єднують в один пристрій n тригерів.

Регістрами називаються пристрої, які виконують функції прийому, збереження та передачі двійкових слів. Окремі тригери, які входять в склад регістра, називаються розрядами регістра. Як правило, в регістрах використовують тригери RS, D, JК-типу. Крім них в склад регістра входять ряд схем, які забезпечують управління роботою регістра. За допомогою цих схем можна скинути регістр в стан "0", прийняти слово з іншого регістра, передати слово в інший регістр, перетворити послідовний код слова в паралельний та навпаки, здійснити зсув слова вправо чи вліво на задану кількість розрядів, виконати порозрядні логічні операції над словами. Основною класифікаційною ознакою, за якою розрізняють регістри, є спосіб запису інформації в регістр. За цією ознакою можна виділити такі типи регістрів:

- паралельні;

- послідовні (зсуву);

- паралельно-послідовні.

В паралельних регістрах прийом та видача слів виконується за всіма розрядами одночасно, їх основна функція – збереження слова. В них також можуть виконуватись порозрядні операції над словами.

Послідовні регістри характеризуються послідовним записом коду числа, починаючи з молодшого чи старшого розряду, шляхом послідовного зсуву коду числа тактовими імпульсами. Через це їх ще називають зсувальними регістрами. Розрізняють реверсивні (можливий зсув як вліво, так і вправо) та нереверсивні (зсув можливий тільки в одному напрямку) регістри.

Паралельно-послідовні регістри мають одночасно входи паралельного та послідовного прийому (видачі) слів, а також можуть виконувати перетворення паралельних кодів в послідовні та навпаки.

За кількістю каналів передачі даних розрізняють парафазні та однофазні регістри. В парафазних кожний розряд слів передається по двох ланцюгах – у вигляді прямого значення, наприклад Q_n по одному ланцюгу та інверсного Q_n по другому. В однофазних регістрах кожний розряд передається тільки по одному ланцюгу у вигляді Q_n чи Q_n.

За способом синхронізації розрізняють однотактні та багатотактні регістри.

Перші керуються однією послідовністю тактових сигналів, а інші – декількома.

Для визначеності позначимо перераховані вище типи операцій, які можуть виконуватись регістрами, назвами, які породжуються керувальними сигналами:

Y₁ – встановлення в початковий стан (вкидання всіх розрядних тригерів в "0" чи встановлення їх в "1"), здійснюється одночасною подачею сигналу на асинхронні входи R чи S всіх тригерів регістрa;

Y₂ – прийом двійкового числа полягає в записуванні в і-тий розряд регістра відповідної цифри:

Y₇ – видача числа в прямому коді;

Y₈ – видача числа в інверсному коді;

Y₉ – видача числа в парафазному коді, тобто одночасно читаються значення Q_i та Q_i;

Y₁₀ – зсув числа в регістрі на необхіду кількість розрядів.

Як правило, порозрядні операції Y₁ – Y₉ здійснюються пара- лельними регістрами, операції Y₁, Y₁₀ – послідовними (зсувовими)

регістрами, в паралельно-послідовних регістрах виконується перетворення паралельного коду чисел в послідовний та навпаки (операції Y₁, Y₂, Y₁₀, Y₇ та Y₁, Y₁₀, Y₇ відповідно).

Відповідним чином розрізняється методика синтезу для паралельних та зсувових регістрів: для паралельних регістрів синтезуються комбінаційнї схеми, які формують функції збудження

кожного розрядного тригера; для послідовних – комбінаційна схема, яка формує функцію збудження вхідного тригера.

Розглянемо приклад синтезу паралельного регістра на асинхронному RS-тригері, який виконує операцію Y₃ – порозрядну кон'юнкцію числа, яке зберігається в розряді Q₁ та числа, що подається на вхід a_i. Синтез для вказанного випадку проводиться в наступній послідовності:

1. 
   Складаємо таблицю переходів RS-тригера.
   

Таблиця 5.1 - Таблиця переходів RS-тригера

RSQ_nQ_n+1X000010110100X11
Знак "х" в табл.5.1 означає байдужий стан. Наприклад, для першого рядка таблиці перехід з Q_n в Q_n+1 = 0 здійснюється незалежно від того, яке значення прийме R_n (1 чи 0), якщо S_n =0.

2. Складаємо таблицю переходів 1-го розряду регістра. Входами таблиці (аргументами збуджувапьної функції) є всі можливі комбінації змінних Y₃, a_n, Q_n. Значення виходу 1-го розряду Q_n+1 після переходу визначається за результатами виконуваної операції порозрядного множення Q_n+1 = Q_n  a_n для всіх випадків, коли Y₃ = 1. Якщо ж Y₃ = 0 (сигнал на множення відсутній), то тригери регістра зберігають свої стани.

3. Згідно з таблицею переходів RS-тригера визначаємо значення збуджувальних логічних функцій R та S, які записуються в правій частині табл. 5.2 переходів розрядного тригера регістра.

4. За діаграмою Вейча-Карно знаходимо мінімальну форму логічних функцій R та S і перетворюємо одержаний вираз до базису логічних елементів, які маємо на лабораторному стенді.

Номер наборуY₃a_nQ_nQ_n+1RS00000x0100110x20100x0301110x41000x0510101061100x0711110x

За діаграмою Вейча-Карно маємо наступні логічні функції для R та S:


a_n a_n

Y₃ x 0 1 x Y₃ 0 x 0 0

Q_n Q_n

а) б)
Рисунок 5.1 - Діаграми Вейча-Карно: а)- для функцій R; б)- для функцій S
5. На підставі одержаних рівнянь накреслимо схему одного розряду регістра (рис.5.2, а) та повну схему трирозрядного паралельного регістра, який виконує операцію порозрядного логічного множення (рис.5.2, б).

Для паралельного регістра, який виконує декілька порозрядних операцій з використанням однойменних входів тригерів, узагальнені функції збудження тригерів є диз'юнкцією однойменних функцій збудження, які відповідають окремим операціям.

Процес синтезу комбінаційної схеми для паралельного регістра на синхронних тригерах, який виконує декілька операцій, такий же, як ї на асинхронних. Функції збудження синтезуються для кожної операції окремо, з'єднуються схемою "АБО" та подаються на відповїдний інформаційний вхід тригера. Якщо на такому регістрі виконується тільки одна операція, то тактовий вхід можна використати як вхід операції Y. Це дозволяє спростити комбінаційну схему та саму процедуру її синтезу, тому що в таблицю проходів нема необхідності вкпючати змінну Y.

Розглянемо принцип синтезу трирозрядного регістра зсуву. Як вже говорилось раніше, у даному випадку синтез полягає в розробці комбінаційної схеми, яка керує інформаційними входами молодшого розряду регістра. Схема синтезу регістру зсуву аналогічна схемі синтезу паралельного регістра, але для наочності вигідніше користуватися не таблицею переходів регістра зсуву, а графом його станів. На рис.5.3 зображений такий граф для трирозрядного регістра зсуву на тригерах D -типу. Вершина графа зображує стан регістра, його дуги помічені значеннями керуючого входом регістра сигналу "0" чи "1", під дією якого проходить вказаний дугою перехід. В таблиці 5.3 показаний перелік всіх можливих станів регістра.

Рисунок 5.2 - Схема трирозрядного паралельного регістра, який виконує операцію порозрядної кон'юнкції – б) та схема його одного розряду – а)
Нехай тепер нам задано синтезувати трирозрядний регїстр зсуву на 0-тригерах з послідовністю станів 0-1-2-4-0 (рис.5.3.). Виходячи з даної граф-схеми, ця послідовність переходів має таку форму запису:

1 0 0 0

регістра зсуву на D-тригерах

Дану послідовність переходів запишемо у вигляді таблиці 5.4.
Таблиця 5.3 Таблиця 5.4

Номер стануВиходи тригерів регістраномер стануВиходи тригерівфункція збудже-ння Y₁₀Q₀Q₁Q₂Q₀Q₁Q₂0000000011100100102010201003110400104001510160117111

Значення функції збудження Y₁₀ визначаються по значеннях сигналу над дугами – якщо перехід з даного стану в наступний по циклу здійснюється під дією "1", то в рядку для даного номера стану значенням Y₁₀ буде "1".

Далі за діаграмами Вейча-Карно знаходимо мінімальний вираз для логічної функції Y₁₀ (рис.5.4).

Q₀

Q₁ x x x 0

Q₂

Функціональна схема синтезованого регістра зсуву показана на рис. 5.5.

Рисунок 5.5 - Схема трирозрядного регістра зсуву

з послідовністю станів 0-1-2-4-0


5.3. ОПИС ЛАБОРАТОРНОЇ УСТАНОВКИ

Блок – схема лабораторної установки для дослідження паралельного регістра (по пункту 3), а також для виконання лабораторної роботи, показана на рис.5.6. На ній G – генератор поодиноких імпульсів (кнопка "пуск" на задавальному блоці лабораторного стенда); RG₃ – досліджуваний паралельний регістр, зібраний за розробленою схемою на логічному блоці стендa: HL₁, HL₂ – світлодіодні індикатори, розміщенні на логічному блоці стендa. 3 регістра RG₁ знімається заданий код числа А, цифри якого подаються на входи розрядів синтезованого регістрa RG₃; на входи керування цього регістрa подаються сигнали, які задаються кнопочним регістром RG₂, логічного блоку стенда.

Тактувальний імпульс подається з генератора G прямокутних одиноких імпульсів, розміщеного на задавальному блоці лабораторного стендa. Світлодіодні індикатори HL₁ та HL₂ використовуються для контролювання числа А та результатів виконаної регістром RG₃ операції.
HL₂

RG₃

RG₂

RG₁

G

HL₁

Рисунок 5.6 - Блок-схема лабораторної установки для

дослідження паралельних регістрів
Блок – схема лабораторної установки для дослідження регістра зсуву показана на рис.5.7, де G – генератор поодиноких прямокутних імпульсів, RG₁ – досліджуваний регістр зсуву, О – осцилограф.
O


G

RG₁

Рисунок 5.7 - Блок-схема лабораторної установки для

дослідження регістрів зсуву

1. 
   Пристрої, які виконують функції прийому, зберігання та передачі двійкових слів, називаються ___________________ .
   
2. 
   Окремі тригери, які входять в склад регістра, називаються __________________ регістра.
   

4. Які типи регістрів розрізняють за способом запису інформації?

5. В паралельних регістрах прийом та видача слів проводиться _____________________ по всіх розрядах.

6. Як записується код числа в послідовному регістрі?

7. Які входи є в паралельно-послідовному регістрі?

8. Які операції легко виконують в паралельному регістрі?

9. Які операції легко виконують в послідовному регістрі?

10. В регістрі зсуву можна виконувати такі зсуви:

_____________________________________________________ .

11.Накресліть часову діаграму роботи чотирирозрядного регістра зсуву при записі в нього двійкового чиспа 1110.

12. При арифметичному зсуві в регістрі зсуваються всі розряди коду, за винятком ___________________ розряда.

13. Регістри, в яких можливі зсуви коду числа як вліво, так і вправо, називаються ______________________________ .

14. Які операції можна виконати в паралельно-послідовному регістрі?

15. Які інтегральні схеми регістрів вам відомі?

16. Синтезувати паралельний регістр згідно з заданим варіантом завдання та дослідити його роботу .
Номер варіантатип операціїтип

тригера1Y₁, Y₂, Y₅D2Y₁, Y₂, Y₃J-K3Y₁, Y₂, Y₄D4Y₁, Y₃, Y₇J-K5Y₁, Y₄, Y₈J-K6Y₁, Y₂, Y₆D7Y₁, Y₆, Y₇D

17. Синтезувати трирозрядний регістр зсуву згідно з варіантом завдання та дослідити його роботу.
Номер варіантаЦикл

Станівтип

тригера10-1-3-6-4-0J-K20-1-2-5-2-4-0D30-1-3-5-2-4-0D40-1-2-5-2-4-0D50-1-3-7-6-4-0J-K60-1-3-6-4-0J-K70-1-2-5-6-4-0D

18. Спроектувати паралельно-послідовний регістр та виконати за його допомогою перетворення заданого паралельного коду у послідовний.

19. Дослідити паралельно-послідовний регістр в динамічному режимі.

перетворювачів кодів.

6.1.2. Синтезувати схему перетворювачів кодів згідно з завданням на лабораторну роботу.

6.1.3. Зібрати розроблені схеми на лабораторному стенді і дослідити їх роботу. Двійково-десятковий код з вагами 8-4-2-1 моделювати за допомогою перемикальних регістрів стенда.

6.1.4. Підключивши до виходів двійково-десяткового лічильника входи комбінаційної схеми перетворювача ваг кодів, дослідити її в динамічному режимі, накресливши за допомогою осцилографа часові діаграми на виходах розрядів. Двійково-десятковий лічильник міститься на змінному блоці стенда.

6.1.5. Дослідити роботу шифратора та дешофратора.

6.1.6. Зробити висновки по роботі і оформити звіт.

Кодом називають правило перетворення запису інформації. У теорії інформації, де центральною є проблема вірогідного передавання повідомлень, наведено загальніше означення: код - це універсальний спосіб зображення інформації під час її зберігання, передавання і обробки у вигляді системи відповідностей між елементами повідомлень і сигналами, з допомогою яких ці елементи можна зафіксувати.

Таблиця 6.1 – Зображення чисел в різних системах числення

ЧислаДесятковіДвійковіВісімковіШістнадцятковіДвійково-десяткові0000000011110001210220010311330011410044010051015501016110660110711177011181000108100091001119100110101012А0001 000011101113В0001 000112110014С0001 001013110115D0001 001114111016E0001 010015111117F0001 0101161000020100001 0110

Послідовність символів деякого алфавіту називають словом у ньому, а кодуванням - перетворення слів початкового алфавіту в слова іншого, згідно з заданою системою відповідностей. Унаслідок кодування отримують кодові слова. Зразком двійкового коду десяткових чисел може бути двійково-десятковий код 8-4-2-1, який одержують, перетворюючи кожну цифру в її двійковий еквівалент з чотирьох двійкових цифр. Наприклад:

Двійково-десятковий код звичайно використовують для проміжного перетворення десяткових чисел у двійкові числа при їх введенні в ЕОМ.

Зразок іншого типу двійково-десяткового коду - код з надлишком 3. На відміну від коду 8-4-2-1 ваги окремих бітів коду з надлишком 3 не є степенями двійки. Цей код можна одержати з двійково-десяткового так: до кожної групи з чотирьох бітів, яка відповідає десятковій цифрі, додають число 3 (рис. 6.1).

Десяткове числоВага

8-4-2-1 + 300011101002010130110401115100061001710108101191100 а)
4 5 7
0111 1000 1010

б)
Рисунок 6.1 - Код з надлишком 3 (а) і зразок кодування

десяткового чиспа (б)
Код з надлишком 3 - самодоповнювальний, тобто його верхні п'ять цифр є дзеркальним відображенням пятьох інших. Завдяки цьому операцію одержання оберненого для двійково-десяткового коду слід виконувати аналогічно операції одержання оберненого коду двійкового числа - інверсією всіх двійкових розрядів. Саме тому двійково-десятковий код з надлишком 3 часто застосовують в ЕОМ.

Крім вказаних кодів, в цифрових пристроях використовують також позиційні системи числення і з іншими вагами розрядів.

В загальному випадку в позиційній системі число Х виражається у вигляді:
Х=КⁿХ_n+К^n-1Х_n-1+... +К¹Х₁ +К ^-1Х_-1+...+К^-mХ_-m, (6.1)
де К - основа системи числення;

Х - цифри і-го розряду.

Величину К прийнято називати вагою і-го розряду. Оскільки К відомо наперед, то вираз (1) записують в більш простій формі:

X=X_n X_n-1 … X₁ X₀ , X _–1 … X _-m (6.2)

В виразі (6.2) кома відокремлює цілу частину числа від дробової, а значення цифри і-го розряду в К раз більше значення такої цифри в (і-1) розряді, таку систему називають системою з природним порядком ваги. Існують також системи з штучним порядком ваги, для яких вказане співвідношення однакових цифр в сусідніх розрядах не обов'язкове. Позиційні системи числення подаються при цьому у вигляді кодів, які називаються позиційними або ваговими. Основою системи числення можуть виступати як цілі, так і дробові позитивні та негативні числа. Найбільш поширені системи числення з цілими позитивними основами. В двійково-десятковій кодованій системі кожна десяткова цифра зображується групою двійкових символів, які не обов'язково мають таку саму вагу, як в двійковій системі числення.

Розглянемо принципи перетворення кодів з природними вагами розрядів в коди двійково-десяткових чисел з штучними вагами.

Група з чотирьох двійкових символів дозволяє сформулювати 16 різних комбінацій. Оскільки в десятковій системі числення тільки 10 цифр, шість із цих комбінацій є надмірними і не використовуються при зображенні десяткової цифри. В принципі можуть бути виключені будь-які шість комбінацій, що приводить до дуже великої кількості варіантів побудови двійково-кодованої десяткової системи. Якщо розглядати десяткові цифри та їх двійкове зображення, буде видно, що використання перших чотирьох степенів цифри 2: 2⁰=1; 2¹=2; 2²=4; 2³=8 приводить до одного із можливих кодів, що називається 8-4-2-1.

Кожний розряд цього коду має постійну вагу, і ваги розташовані в природному порядку: нульовому розряду відповідає 1, першому розряду - 2, другому - 4, третьому - 8.

Варіанти двійково-десяткових кодів з постійною вагою можуть бути одержані при дотримуванні наступних умов: вага для будь-якого розряду не повинна бути більша ніж на одиницю суми ваг попередніх, молодших розрядів. Звідси виходить, що: вага найменшої значущої цифри q1, повина дорівнювати 1, тому що інакше не вдасться закодувати 1 в десятковій системі; вага другої за мінімальним значенням цифри q₂ повинна бути або 1, або 2, тому що інакше не вдасться закодувати цифру 2; ваги інших двох, що залишилися, цифр коду, повинні бути підібрані таким чином, щоб їх сума була більша або дорівнювала 8 (якщо q₂=2) або 7 (якщо q₂=1). При подібному виборі q₃ й q₄ можуть бути закодовані решта десяткових цифр (3-9). Відповідно з цими умовами можна сформулювати 17 видів кодів, показаних в таблиці 6.2.

Крім кодy 8-4-2-1 решта кодів не має однозначності в зображенні десяткових чисел. Наприклад, код 7-4-2-1 дозволяє записати цифру 7 як 1000 (7+0+0+0) або як 0111 (0+4+2+1). Двійково-десяткові коди з змінною вагою практичного використання не знайшли.

6.2.2. Синтез перетворювачів кодів

Нехай потрібно виконати перетворення двійково-десяткового коду з вагами 8-4-2-1 у код з вагою 5-3-2-1. Побудуємо спочатку таблицю, в якій кожній десятковій цифрі ставляться у відповідність визначені значення кодів з вагами 8-4-2-1 і 5-3-2-1 (табл.6.3).

В табл.6.3 змінні Т₁-Т₄, Т₁'-Т₄' приймають на визначеному наборі одиничні значення, якщо в відповідному розряді коду цифра має одиничне значення.
Таблиця 6.3- Кодування десяткових цифр кодами 8-4-2-1 і 5-3-2-1

Десят-коваКод 8-4-2-1Код 5-3-2-184215321Т₄Т₃Т₂Т₁Т₄^’Т₃^’Т₂^’Т₁^’000000000100010001200100010300110100401000101501011000601101001711111010810001100910011101 Із умов задачі випливає, що необхідно визначити значення змінних Т₁'-Т₄' в залежності від значення змінних Т₁,...,Т₄. При цьому величини Т₁-Т₄ можна вважати аргументами функцій Т₁',...,Т₄'. Функції Т₁',...,Т₄' можна визначити безпосередньо з табл.6.3, записавши досконалу диз'юнктивну нормальну форму для кожної із них.

Але це передбачає подальшу мінімізацію з метою скорочення витрат обладнання при реалізації функції. Оскільки при цьому для мінімізації бульових функцій чотирьох змінних використовуються діаграми Вейча, запишемо згідно з ними мінімальні функції Т₁',...,Т₄'. Оскільки з чотирьох змінних можна скласти 2⁴ = 16, то для двійково-десяткового коду, який має усього 10 різних комбінацій змінних, деяким клітинам діаграми Вейча не буде відповідати жодна з 10 комбінацій змінних. В такому випадку вважають, що ці комбінації змінних є надлишковими (ми будемо позначати їх знаком х), та їх враховують при мінімізації логічних функцій таким чином.

Під час проведенні контурів, що охоплюють одиниці, можна включати в них клітини з байдужими значеннями функцій в тому випадку, коли це зменшить кількість змінних в кінцевій кон'юнкції. Якщо ж позначення "1" надлишкового ("байдужого") значення функції приводить до збільшення числа контурів, то такі значення приймають за "0".

Перед початком мінімізації для кожної з функцій Т₁^’-Т₄^’ будуємо діаграму Вейча-Карно, вважаючи аргументами розряди T₁-T₄ двійково-десяткового коду 8-4-2-1. При цьому клітинки з "байдужими" значеннями заповнюють символом х (рис.6.1) відповідно з маскою (рис.6.1, а).

Наприклад, запишемо логічну функцію Т₁'. Для цього на діаграмі Вейча (рис.6.1, б) позначимо клітини, що відповідають десятковим цифрам, в зображенні яких в коді 5-3-2-1 змінна Т₁' приймає одиничне значення: дивимось по табл.6.З, для яких десяткових цифр змінна T₁' приймає одиничне значення і ставимо символ 1 в тих клітинах діаграми Вейча-Карно (рис.6.1, б), які відповідають цим десятковим цифрам (при цьому зручно користуватись маскою на рис.6.1, а). Проводимо контури, охоплюючи відмічені клітини таблиці, та записуємо значення функції Т:

Таким чином ми визначили значення функцій Т₁',...,Т₄' в залежності від змінних Т₁,...,Т₄ і маємо можливість будь-якій десятковій цифрі в коді 8-4-2-1 поставити у відповідність ту саму цифру в коді 5-3-2-1, тобто ми виконали перетворення двійководесяткового коду з вагами 8-4-2-1 в код з вагами 5-3-2-1.

Якщо необхідно побудувати перетворювач кодів, то функції

Т₁,...,Т₄ приводяться до виду, який допускає реалізацію в заданому базисі, та реалізується на конкретник логічних елементах.

Таким чином ми визначили значення функцій Т₁',...,Т₄' в залежності від змінних Т₁,...,Т₄ і маємо можливість будь-якій десятковій цифрі в коді 8-4-2-1 поставити у відповідність ту саму цифру в коді 5-3-2-1, тобто ми виконали перетворення двійководесяткового коду з вагами 8-4-2-1 в код з вагами 5-3-2-1.

Якщо необхідно побудувати перетворювач кодів, то функції Т₁,...,Т₄ приводяться до виду, який допускає реалізацію в заданому базисі, та реалізується на конкретних логічних елементах.

У системі, зображеній на рис.6.2, введені з клавіатури десяткові цифри шифратор перетворює в чотирирозрядний двійковий код, який і обробляє процесор, а результат обробки дешифратор перетворює з чотирирозрядного двійкового коду в семисегментний, який вихідні індикатори перетворюють у десяткові числа. Під час перетворення десяткових чисел у двійкові дані стискуються, оскільки десятирозрядний код "1 з 10" перетворюється в чотирирозрядний двійковий код 8-4-2-1. Із стисканням даних пов'язане поняття шифрування, а з розгортанням - дешифрування.

Дешифратором називають комбінаційну схему з кількома входами й виходами, яка перетворює код, поданий на входи, в сигнал на одному з виходів.

Двійкові дешифратори перетворюють двійковий код у код "1 з N". Якщо на n входів такого дешифратора подано двійкові змінні, то на одному з 2ⁿ виходів виробляється сигнал 1, а на решті зберігається сигнал 0. Дешифратор, який мав N=2ⁿ виходів, називають повним. Коли частини вхідних кодів не використано, то N<2ⁿ і дешифратор неповний.

Т₂

Т₂

Т₂

3

х

1

Т₁

х

1

х
Т₁

х

7

х

х

х

1

х

6

Т₃

Т₃

х

х

1

х

х

2

0

Т₃

х

1

Т₄

Т₄

а) б) в)

Т₂

Т₁

Т₁

х

1

1

1

х

х

х

1
Т₃

Т₃
х

х

1

х

1

1

х

Т₄

Т₄

г) д)
Риcунок 6.1 -а) маска; б) - діаграма Вейча-Карно для функції Т₁'; в) - діаграма Вейча-Карно для функци Т₂'; г) - діаграма Вейча-Карно для функції Тз'; д) - діаграма Вейча-Карно для функції Т₄'

клавіатура

Проце-сор і память

Буфер-ний регістр

Рисунок 6.2 - Зразок перетворення кодів даних у цифровій

електронній системі

Синтезуємо схему повного двійкового дешифратора на два входи. Така схема повинна мати чотири виходи, а її функціонування можна описати таблицею істинності (табл.6.4).

ВходиФункції виходіва₁а₂D₀D₁D₂D₃001000010100100010110001

Згідно з табл. 6.4. логічні вирази функцій виходів можна зобразити у вигляді ДДНФ:

; .
У загальному випадку вихідні функції D_i(a₀,a_{1, …}) дешифратора на n входів описує система логічних виразів, зображених на ДДНФ конституентами одиниці:

де а_і = {0,1}.

Із системи рівнянь випливає, що для побудови повного дешифратора треба мати N логічних елементів “І” з n входами в кожному (рис.6.З).

Дешифратори даного типу називають лінійними. Вони мають найбільшу швидкодію. Проте, коли вхідний код має велику розрядність, реалізувати їх важко, оскільки треба застосовувати кон'юнктори з великою кількістю входів і буде велике навантаження на джерела вхідних сигналів. Сумарну складність лінійного дешифратора визначає вираз С₁=n*2ⁿ.

Двійковим шифратром називають комбінаційну схему, яка перетворює код "1 з N" у двійковий. Шифратор виконує перетворення, зворотне дешифратору.

Коли збуджено одно з вхідних кіл шифратора, на його виходах формується двійковий код номера збудженого кола. Повний двійковий шифратор має 2ⁿ входів і n виходів. Одне з основних призначень шифратора - перетворення десяткових чиcел, введених з клавіатури, в двійковий код (тетради двійково-десяткового коду 8-4-2-1).

У цьому випадку потрібний неповний шифратор "1 з 10" в 4.

Розглянемо на його прикладі принципи синтезу схем шифратора.

Закон функціонування шифратора зобразимо таблицею істинності (табл.6.5). На підставі табл.6.5 логічні вирази у формі ДДНФ запишемо для вихідних сигналів так:

Схемно реалізувати шифратор зручно на елементах І-НЕ, тому зробимо еквівалентне перетворення одержаних співвідношень:

а₀

&

D₀

&

D₁

a₁

DC
1

&

D₂

0

1

2
&

б)

а₀ а₀ а₁ а₁

Рисунок 6.З - Функціональна схема лінійного дешифратора (а) на

два входи та його умовне позначення (б)
Таблиця 6.5 – Таблиця істинності для шифратора десяткових цифр
Збуджу-вальний вхідВиходиа₃а₂а₁а₀D₀0000D₁0001D₂0010D₃0011D₄0100D₅0101D₆0110D₇0111D₈1000D₉1001

Схему шифратора, що реалізує дані вирази, зображено на рис.6.4.

Промисловість випускає такі інтегральні схеми шифраторів: КМ555ИВ1 ("1 з 8 у код 4-2-1), К555ИВЗ ("1 з 10" у код 8-4-2-1).

D₉ D₈ D₇ D₆ D₅ D₄ D₃ D₂ D₁

&
a₀

&

a₁

CD

0

1

&

3
4
2

7
a₃

4

а) б)

6.3. ЗАВДАННЯ НА ЛАБОРАТОРНУ РОБОТУ

№q₄q₃q₂q₁152112431135311463115521166211733218632197321105421116421127421

6.3.2. Зібрати схему перетворювача ваг кодів і дослідити її в статичному режимі, під'єднавши її входи до виходів перемикального регістра.

6.3.3. Дослідити роботу цієї ж схеми в динамічному режимі, подавши на її входи виходи розрядів двійково-десяткового лічильника змінного блока. На вхід лічильника подавати серію імпульсів з генератора синхроімпульсів.

6.3.4. Синтезувати схему шифратора коду "1 з 8" в код 4-2-1. Зібрати схему і дослідити її роботу.

6.3.5. Замінити блок лічильників в змінному блоці блоком дешифраторів. Дослідити роботу дешифратора "4-2-1" в "1 з 8".

7.1.1 Ознайомитися з теоретичними відомостями.

7.1.2 Вибрати індивідуальний варіант завдання згідно вказівок.

7.1.3 Вибрати тип керуючого автомата і виконати розмітку станів.

7.1.4 Виконати формальний опис у вигляді орієнтованого графа автомата.

7.1.5 Розробити таблицю переходів.

7.1.6.Записати логічні вирази для сигналів переходів і керування.

7.1.7 Розробити схеми станів, переходів і виходів автомата.

7.1.8 Замалювати функціональну схему автомата

7.1.9 Зібрати і дослідити схему автомата

Логічну схему, значення вихідних сигналів якої залежить від зна­чень вхідних, і в поточний, і в попередні моменти часу, називають цифровим (чи послідовним) автоматом (ЦА). Вихідні сигнали ЦА від попе­редніх значень вхідних можуть залежати тільки тоді, коли він запам’ятовує свої попередні стани. Тому іноді ЦА називають автоматом з пам’яттю, а КС - автоматом без пам’яті, чи примітивним автоматом. Коли вхідні та вихідні сигнали набувають значень із скінченної множи­ни сигналів, то обидва типи схем (КС і ЦА) об'єднують під назвою скінченних автоматів.

Як і КС, цифровий автомат можна подати абстрактною чи структур­ною моделлю. У першому випадку його називають абстрактним, у друго­му - структурним. Абстрактну модель звичайно використовують на етапі попереднього проектування, коли описують функціонування автомата під час переробки вхідної Інформації у вихідну і в послідовність станів. Іноді кажуть, що на цьому етапі автомат подано у вигляді "чорного ящика". На практиці абстрактна модель цифрового автомата дає змогу його оптимізувати. Структурну модель застосовують для побудови схеми автомата з конкретних логічних та запам’ятовувальних елементів.

Абстрактним автомат­­ом (математична модель цифрового) називають шестикомпонентний кортеж де - множина вхідних сигналів (вхідний алфавіт; - множина вихідних сигналів (вихідний алфавіт); - множина станів (алфавіт станів); - функція переходів, що деяким парам „стан - вхідний сигнал” ставить у відповідність певні стани автомата ; - функція виходів, що деяким парам ставить у відповідність вхідні сигнали автомата - - початковий стан автомата.

Алфавітом називають непорожню множину розрізнюваних парами символів, які також називають літерами алфавіту. Скінченну впорядковану послідовність літер називають словом у даному алфавіті.

Абстрактний автомат має один вхідний і один вихідний канали (рис. 7.4).

Рис. 7.4 Абстрактний автомат

Таким чином, на рівні абстрактної теорії функціонування автомати треба розуміти як перетворення вхідних слів у вихідні слова.

Залежно від способу одержання значень вихідних сигналів є два
типи автоматів - Мілі та Мура.

Виразам (7.1) та (7.2) відповідає автомат, вихідний сигнал якого залежить від його стану і від сигналу на його вході, - автомат Мілі.

Від реальної задачі автоматичного керування до формальної моделі автомата переходять, описуючи насамперед алгоритм його роботи. Потім одним із способів задавання автомата формують його математичну модель. Щоб задати абстрактний автомат А, треба описати всі елементи кортежу тобто алфавіти вхідний, вихідний та ста­нів, а також функції переходів і виходів. Задають автомат найчасті­ше табличним, графічним способами і з допомогою логічних виразів.

У разі табличного способу функції виходів та переходів (7.1) і (7.2), які описують роботу автомата Мілі, задають у вигляді таб­лиць, виходів (табл. 7.1) і переходів (табл. 7.2). Рядки цих таблиць позначено символами вхідних сигналів з множини , а стовпці - символами станів з множини . У клітці на перетині стовпця і рядка у таблиці, перехо­дів (див. табл. 7.2) поставлено стан в який переходить автомат із стану під дією сигналу . У відповідній клітці таблиці виходів поставлено вихідний сигнал , сформо­ваний під час переходу автомата із стану у стан . Коли в табл. 7.1 і 7.2 заповнено не всі клітки, тобто функції та задано не для всіх пар , то такий автомат називають частково визначеним на відміну від повністю визначеного, в якого і визначено на всій множині - усі клітки таблиць заповнено. Табл. 7.1 та 7.2 повністю задають закон функціонування автомата Мілі, оскільки за ними можна довідатися про його поведінку в будь-який момент дискретного часу. Наприклад, у момент на автомат заданий табл. 7.1 та 7.2, який перебуває в стані надходить вхідний сигнал . Треба з’ясувати, як поводитиметься автомат. Для цього за табл. 7.2 знаходимо, що автомат перейде в новий стан і на його виході з’явиться сигнал з множини (див. табл. 7.1). Клітини в табл. 7.1 та 7.2, які відповідають цьому, обведено кружечками.

Легко бачити, що табл. 7.2 та 7.2а можна з’єднати в одну (табл. 7.3), у клітках якої буде записано значення і функції і функції .
Таблиця 7.2

Таблиця 7.2а

Таблиця 7.3

Графічний спосіб задавання автомата Мілі передбачає подання його у вигляді орієнтованого графа, вершини якого відповідають станам автомата, а дуги - переходам між ними (рис. 7.5).

Рис. 7.5 Граф автомата Мілі заданого табл. 7.2 і 7.2 а
Дві вершини графа автомата та (стани початковий і перехо­ду) сполучають дугою, спрямованою від до , коли в автоматі є перехід з у , тобто коли деякого вхідно­го сигналу .

Дузі графа автомата надають вхідний і вихідний сигнали (або риску, коли не визначе­но у частково визначеному автоматі).

Автомат, в якого вихідний сигнал у такті явно не залежить від вхідного а тільки від його внутрішнього стану, нази­вають автоматом Мура. Функціонування такого автомата описують вирази (13.5) та (13.6).

(7.2)

(7.3)

Як і для автомата Мілі, для автомата Мура використовують таблич­ний та графічний способи задавання. Розглянемо їх на прикладі вже ві­домого дорожнього автомата. Автомат Мура задають так званою позначе­ною таблицею переходів (табл. 13.4), в якій кожен стовпець позначено станом і вихідним сигналом , що відповідає цьому станові.

Зображення реального автомата абстрактною моделлю Мура чи Мілі є суто умовним і залежить від властивос­тей об‘єкта керування. Так, дорожній автомат зручніше зображувати моделлю Мура, оскільки сигнал автомата, який керує світлофором, має діяти весь час, поки останній горить у заданому напрямі. У цьому ви­падку керувальний (вихідний) сигнал автомата зручно ототожнювати з його станом, що й описує модель Мура. У багатьох інших випадках, на­приклад під час проектування пристроїв цифрових ЕОМ, призначених для керування регістрами, лічильниками тощо, керувальні сигнали за трива­лістю збігаються з вхідним сигналом, тактованим синхроімпульсом. Тому станом краще вважати момент спільної дії вхідного й керувальних сигна­лів, а це спричинить зображення керувального автомата моделлю Мілі. У зв‘язку з викладеним постає потреба переходити від автомата одного типу до еквівалентного автомата іншого типу. Два автомати називаються еквівалентними, якщо вони одинаково реагують на одинакові вхідні сигнали за умови, що вони починають роботу з одинакового початкового стану.

Коли задано граф автомата Мура, то за ним можна перейти до графа еквівалентного автомата Мілі так: вихідний сигнал Y_g, записаний по­руч з вершиною q_s переносять на всі дуги, що входять в цю вершину (рис. 7.6). Під час такого перетворення функції переходів в автоматі А Мура і автоматі А Мілі лишаються однаковими: і Функції виходів: для автомата Мура і для автомата Мілі .

Із самої побудови графа автомата Мілі можна побачити, що він еквівалентний автомату Мура. Справді, коли деякий вхідний сигнал x_f є X

Рис. 7.6. Ілюстрація переходу від моделі Мура до моделі Мілі

Таким чином, для вхідної послідовності-певної довжини поведінка

7.2.2 Структурний синтез цифрового автомата

Кінцева мета проектування будь-якого цифрового пристрою - фізич­на побудова з конкретних логічних елементів на електронних схемах. Підставою для цього є структурна схема, що визначає склад логічних елементів та електричні зв‘язки між ними. Процес одержання такої схе­ми називають структурним синтезом (рис. 7.7).

У попередніх розділах було розглянуто один з етапів структурного синтезу - формалізоване ведення закону функціонування автомата.

Як було зазначено попереду, на етапі початкового опису цифрового пристрою задають закон його функціонування у вигляді таблиці істинності, коли це КС, або блок-схеми алгоритму, коли це ЦА. На другому етапі розпочинають формалізований опис цифрового пристрою. Дія КС його задають у вигляді логічних виразів, а для ЦА - абстрактного автомата.

Структурний синтез комбінаційного цифрового пристрою потребує після цього виконання низки етапів (ліва вітка алгоритму на рис. 7.7).

Права вітка алгоритму на рис. 7.7 відбиває етапи, виконувати які необхідно під час структурного синтезу ЦА. Щоб краще зрозуміти їх суть, уточнимо поняття структурного автомата, який є кінцевою метою синтезу (рис. 7.8).

Не відміну від абстрактного автомата, що має один вхідний і один вихідний канали, на які надходять сигнали у вхідному та вихідному алфавітах, структурний автомат має L

Рис. 7.7. Етапи структурного синтезу цифрових пристроїв

Рис. 7.8. Функціональна схема структурного автомата

Кожен вихідний сигнал y_g абстрактного автомата можна закодувати вектором вихідних сигналів структурного автомата завдовжки N:

Стани в структурному автоматі фіксує пам‘ять, яка містить R елементарних запам‘ятовувальних елементів Кожен стан q_m абстрактного автомата закодовано в структурному автоматі вектором довжини R вихідних сигналів елементів пам‘яті:

7.3 ПРИКЛАД ВИКОНАННЯ ЛАБОРАТОРНОЇ РОБОТИ

• 
  
  жүктеу/скачать 2.41 Mb.
  
  Достарыңызбен бөлісу: