Р. С. Ниязова, С.Ә. Сантеева Ең Үлкен Интегралды Сызбаны өңдеу мен өндіру мәселесі



Дата28.06.2016
өлшемі0.79 Mb.
#162865


Р.С. Ниязова, С.Ә. Сантеева


Ең Үлкен Интегралды Сызбаны өңдеу мен өндіру мәселесі


(Л.Н.Гумилев атындағы Еуразия ұлттық университеті, Астана қ.)
Бұл мақалада ең Үлкен Интегралды Сызба (ЕҮИС) өңдеу мен өндіру мәселелері қарастырылған. Өндіріс технологиясының және интеграция деңгейінің дамуымен ЕҮИС мамандандырылған қолданулары мен әмбебап процессорлар қасиеттерінен тұратын ЕҮИС-нің жаңа тобын пайдалануы қарастырылған. Электронды индустрияда қолданылатын ЕҮИС-ның негізгі типтері, ЕҮИС толық тапсырыстарының (Full-Custom ASICs), стандартты элемент-ұяшықтар негізінде құрылған ЕҮИС жартылай тапсырыстарының сипаттамалары (Standard-Cell-Based ASICs), стандартты элементтер мен макроблоктар негізінде құрылған ЕҮИС жартылай тапсырыстарындағы блоктардың орналастырылуы және аралық байланыстағы трассировкалары, аралық байланыс үшін қолданатын ұяшық-элементтер типтері, вентиль матрицасы негізіндегі жартылай тапсырысты ЕҮИС негізгі сипаттамалары (Gate-Array-Based ASICs), базалық матрицалық ЕҮИС-ның типтері,ЕҮИС жобалауының маршруттары, ЕҮИС өндірісі мен өңдеу экономикалық аспектілерінің қысқаша шолуы көрсетілген.

ЕҮИС термині (Ең Үлкен Интегралды Сызба) бізге отыз жылдан астам уақыттан бері кристалды транзисторлардан белгілі. Қазіргі уақытта жалпы транзисторлар саны көп кристалдарда миллиардқа жақындайды және Ультра Үлкен Интегралды Сызба(УҮИС) кірістірілді.

Сол уақытта интегралды сызбалар шартты түрде мамандандырылған қолданулар (ASIC - Application Specific Integrated Circuit) мен көпшілікке ортақ және микросхеманың сериялық жиыны (7400 сериялы немесе 555 ресейлік) сияқты интегралды коммерциялық микросхемалардың жалпы қолдану топтарына бөлінеді.

Өндіріс технологиясының және интеграция деңгейінің дамуымен ЕҮИС мамандандырылған қолданулары мен әмбебап процессорлар қасиеттерінен тұратын ЕҮИС-нің жаңа тобы пайда болды. Бұл топты кристалдардағы жүйелер (КЖ) немесе Systems-on-Chip құрайды.

Күрделі цифрлік ЕҮИС бағалауы үшін 4-тік эквивалентті транзисторға сәйкес келетін вентильдің эквивалентті бірлігі қолданылады (мысалы, 2-кірістік ЖӘНЕ-НЕМЕСЕ[4с.]). ЕҮИС интеграциясының деңгейін келесі топқа бөлеміз:


  • SSI - Small scale integration немесе ШИК(шағын интегралды сызба) – ондаған және жүздеген эквивалентті вентильді шағын интегралды сызба.

  • MSI - Medium scale integration немесе ОИК (орташа интегралды сызба)–мыңдаған вентильді орташа интегралды сызба.

  • LSI - Large scale integration немесе ҮИК(үлкен интегралды сызба)– жүз мыңдаған вентильді үлкен интегралды сызба.

  • VLSI – Very large scale integration немесе ЕҮИС – бірнеше миллиондаған вентильді Ең Үлкен Интегралды Сызба.

  • USLI – Ultra large scale integration немесе УҮИС – Ультра Үлкен Интегралды Сызба.

Ресейде дәстүрлі түрде ЕҮИС термині қолданылады, сондықтан келесіде біз осы терминді интеграцияның жоғарғы деңгейіндегі бүкіл интегралды сызбаны айқындау үшін қолданамыз[2].

ЕҮИС сонымен бірге, орындалудың жартылай өткізгішті технологиясы бойынша ажыратылады:



  • TTL немесе ТТЛ – биполярлы транзисторлардағы транзисторлық-транзисторлы логика.

  • ECL немесе ЭСЛ – эмитерлі-байланысқан логика.

  • MOS – NMOS, CMOS немесе МОЖ, НМОП және КМОЖ (комплементарлы Металл-Оксид-Жартылай өткізгіш) логика.

Жиі қолданылатын белгіленулер:

  • MOS – Metal Oxide Semiconductor немесе МОЖ – Металл-Оксид-Жартылай өткізгіш

  • FET – Field Effect Transistor (n- or p-channel) немесе далалық транзистор

  • BJT – Bipolar Junction Transistor (npn or pnp) немесе биполярлы транзистор

  • CMOS – Complementary MOS (circuit or technology) немесе комплементарлы КМОЖ

  • Static CMOS – КМОЖ транзисторларының триггерларындағы деректерді сақтау

  • Dynamic CMOS - конденсатор мен олардың регенерациясының заряды түрінде деректерді сақтау

  • TTL Transistor Transistor Logic биполярлы транзисторлар мен пассивті элементтерден тұрады

  • BiCMOS – КМОЖ және бірыңғай кремнийлік биполярлы транзисторлар астында (подложка)

Көпшілік ЕҮИС корпус типі мен нәтижелерге байланысты (SMD монтажы үстіндегі немесе қадақты) әр түрлі болуы мүмкін. 1- суретте қадақты нәтижелі корпусындағы микросхема берілген.


1-сурет. Корпустағы ЕҮИС (silicon die – кремнийлі чип)
Электронды индустрияда қолданылатын ЕҮИС-ның негізгі типтері:

  • Толық тапсырысты ЕҮИС (Full-Custom ASICs)

  • Стандартты ұяшық модулі негізіндегі жартылай тапсырысты матрицалық ЕҮИС (Standard-Cell-Based ASICs)

  • Вентиль матрицасы негізіндегі жартылай тапсырысты ЕҮИС (Gate-Array-Based ASICs)

  • вентильдердің каналдық матрицасы (Channeled Gate Array)

  • қазіргі кездегі танымал вентильдердің каналдық емес матрицасы (Channeled Gate Array)

  • вентильдердің құрылымданған матрицасы (Structured Gate Array)

  • Макроұяшығы бар немесе макроблогы бар программалайтын логиканың ЕҮИС-сы (Field-Programmable Logic Device or CPLDs) немесе ПЛИС(Программаланатын логикалық интегралды сызба).

  • Макроұяшығы бар немесе базалық блогы бар программалайтын логиканың ЕҮИС-сы (Field-Programmable Gate Arrays or FPGA) .

ЕҮИС-ның құралдар мен өнімдерді қолдану көпшілігімен анықталатын әрбір типтерінің нарықта өз орны бар.

ЕҮИС-ның барлық типтері жобалау мен өндірілу бағасымен ажыратылады. Олай болмаса, ПЛИС өндіруші[3] өзінің қосымшалары үшін программалайтын дайын ЕҮИС-ті қолданады. Ол өндірістің минималды бағасын береді және оны NRE – non-recurring engineering cost деп атайды.

2-суретте толық тапсырыс пен жартылай тапсырыс ЕҮИС үшін маска жинағы берілген.

Ең төменгі маскалар кремнийлік астыда (кремниевой подложке) базалық транзисторлардың құрылуын анықтайды. Келесі деңгейлер базалық логикалық элементтер мен макро-блоктар қалыптастыру үшін олардың металдық өткізгіштерімен топологиялық байланыстарды анықтайды. Масканың жоғарғы деңгейлері ірі макроблоктар мен енгізу-шығару конфигурациясы арасындағы аралық байланысты анықтайды. Жаңашыл технологиялық процестерде транзисторлар, металлизация мен изолизация қабаттарын анықтайтын жартылай өткізгіш өндірістері қырықтан жоғары маскаларды қолданады. Маска жиынтығының құны 45 нанометрлі процестер үшін миллион долларға дейін жетеді және одан асады.




2-сурет. Толық тапсырыстық (а) пен жартылай тапсырыстық (b) ЕҮИС үшін маскалар мен фотошаблондар.

ЕҮИС толық тапсырыстың негізгі сипаттамалары[1] (Full-Custom ASICs):



  • Барлық маскалар қабаты толығымен тапсырыстық болып келеді және тек осы нақты ЕҮИС өнідірісі үшін қолданылуы мүмкін.

  • Өндіруші әрбір вентильді өзінің қолымен топологиясын жобалауы керек (стандартты кітапханаларды қолданбауы тиіс).

  • Жиі автоматталған орналастырулар мен трассировка болуы мүмкін.

  • Сын (критические) жолдар қолмен немесе өндірушінің бірегей скриптерімен басқарылатын арнайы құралдардың қолданылуымен жобаланады.

  • ЕҮИС толық тапсырыс жобалануы одан да жоғары өндірістік пен кремнийдің (чиптің кішкентай өлшемі) аз бағасына мүмкіндігін береді.

  • ЕҮИС өндіргішінің тапсырыс кемшілігі болып ұзақ уақыт бойы өндірілуі, күрделілігі, өндеу процесінің қымбаттылығы болып табылады, сонымен қатар қауіптің жоғарылығы.

Көбінесе микропроцессорлар басында ЕҮИС толық тапсырысы бойынша орындалатын, бірақ қазір ЕҮИС жартылай тапсырыс жобалау технологиясын қолдану тенденция көпшілігі шығып жатыр. Жоғары вольтті логика (көліктер), аналогтік-цифрлік сызбалар (коммуникациялар), датчиктер мен микромеханизмдерге арналған арнайы сызбалар (схема) толық тапсырыс микросхемаларының мысалы болады.

Стандартты элемент-ұяшықтар негізінде құрылған ЕҮИС жартылай тапсырысының негізгі сипаттамалары (Standard-Cell-Based ASICs):



  • Сонымен бірге CBIC – “sea-bick (Cell-based ASIC)” аббревиатурасы қолданылады

  • Стандартты элементтердің кітапханалары қолданылады

  • Алдын ала жобаланған мега ұяшықтар, мега функциялар, толық тапсырыс мега ұяшықтар, жүйелік макростар, белгіленіп қойған функциялар қолданылуы мүмкін

  • Барлық маскалар қабаты тапсырысты болады – транзисторларды орналастыру мен олардың арасындағы барлық байланыстар

  • Буферлердің өлшемділігі мен аралық байланыс трассировкасы өзгеруінің автоматтандырылуы

  • Толық тапсырысты блоктар ешқандай мәселесіз ЕҮИС құрамына оңай кіргізілуі мүмкін

Бұл ЕҮИС жартылай тапсырысты типі кристалдағы жаңашыл жүйе (КЖ) үшін базалық кремнийлік платформа болады.

autoshape 2

3-сурет. Стандартты элемент- 4-сурет. Стандартты ұяшықтың

топологиясы ұяшықтары мен макроблоктар (4ЖӘНЕ -НЕМЕСЕ логикалық негізінде құрылған жартылай элементі)

тапсырысты ЕҮИС топология мысалы



1 – стандартты ұяшықты (логикалық элементті) топология фрагменті.

2, 3, 4, 5 – стандартты немесе белгіленген функциялы немесе IP-ядролы процессорлы жинақталған макроблоктар топологиясының фрагменті.



Стандартты элементтер мен макроблоктар негізінде құрылған ЕҮИС жартылай тапсырысындағы блоктардың орналастырылуы және аралық байланыстағы трассировкалау.

Блоктардың орналастыруы мен макроблоктарға қарап отырсақ, бұл ЕҮИС типі толық тапсырысқа жақын болып келеді және алдын ала жобаланған кітапханалық элементтер мен макроблоктарды қолданумен айрықшаланады. Онда базалық транзисторлар орналастырылуы қисынсыз болуы мүмкін және макро тұтастыру (макрокомпоновкой) жартылай тапсырысты ЕҮИС топологиясымен анықталады (3-сурет). Мұндай ЕҮИС-да кітапханалық элемент-ұяшықтар нақты жол саны мен баған санынан тұратын және қиылысы логикалық элемент –ұяшық болатын матрица түрінде берілуі мүмкін. Жолдар мен бағандар арасында аралық байланыстың болмауы үшін (өзара байланыстарды ажырату үшін) кеңістіктер (каналдар) қалуы мүмкін. Және ЕҮИС жартылай тапсырыс құрылымы осы элемент-ұяшықтарының байланысуы арқылы құрылады.

5-суретте базалық стандартты кітапханалық элементтер мен макроблоктар негізінде құрылған ЕҮИС жартылай тапсырысының топологиялық құрылымы көрсетілген. Стандартты элементтердегі “Стена” жартылай тапсырысты макроблок жасау үшін қолданылады. Metal2 қабат металлизациясы стандартты элементтер сызғышының қиылысуы үшін арнайы элементтер аралығында қолданылған болуы мүмкін. Олар стандартты элементтердегі сызғыш іші аралық байланысы үшін metal1 қабат металлизациясын қолданады.

Аралық байланыс үшін қолданатын ұяшық-элементтер типі:


  • Аралықтар ұяшығы – feedthrough cells,

  • Бос ұяшықтар – spacer cells,

  • Сызғыш соңындағы ұяшықтар – row-end cells

  • Қоректі үлестіру ұяшығы - power cells.

5-сурет. Базалық стандартты кітапханалық элементтер мен мккроблоктар негізіндегі жартылай тапсырысты ЕҮИС топология құрылымы


Вентиль матрицасы негізіндегі жартылай тапсырысты ЕҮИС негізгі сипаттамалары (Gate-Array-Based ASICs)

Вентиль орындары[3] (позициясы) матрицасындағы пластинада барлық транзисторлар төменгі қабатты топологиялық маскалар алдын ала анықталған. Бұл алдын ала анықталған транзисторларды орналастыру топологиясы базалық матрица деп аталады, сондықтан осындай ЕҮИС жиі базалық матрицалық кристалдар (БМК) деп атайды.



  • Матрицада қайталанатын ең кішкентай элементті база немесе примитивті ұяшық деп атайды.

  • Транзисторлар арасындағы жоғарғы деңгейлі байланыстар жоғарғы деңгейдегі тапсырыс маскасында вентиль матрицасын –Masked Gate Array(MGA) жасау үшін ЕҮИС өндірушілерімен анықталады.

  • Жобалау алдын ала жобаланған және алдын ала верификацияланған кітапханалық логикалық элементтердің байланысу жолдары арқылы орындалады.

Базалық матрицалық ЕҮИС-ның үш типі бар:

  • Каналдық матрицалық ЕҮИС (Channeled Gate Array)

  • Каналдық емес матрицалық ЕҮИС (Channelless Gate Array)

  • Құрылымданған матрицалық ЕҮИС (Structured Gate Array)

Каналдық матрицалық ЕҮИС (Channeled Gate Array) ерекшелігі

  • Өңдеушілерге вентильдер арасындағы аралық байланыстар жобаланады және сәйкесінше тек жоғарғы маска қабаттары жасалынады

  • Аралық байланыстар басынан алдын ала анықталған каналдар қолданады (5-суретке сәйкес).

  • Төменгі қабатты топология орындалатын алдын ала өңделінетін пластиналар қолданатындықтан, ЕҮИС өндіріс циклының уақыты төмендейді. Ол екі күннен екі аптаға дейін созылуы мүмкін және аралық байланыс металлизация жоғарғы қабатының тапсырыс санына байланысты болады.

6А-суретте аралық байланыс үшін белгіленген каналды вентиль матрицасының құрылымы көрсетілген.


(A) (B) (C)

6-сурет. Каналдық (а), каналдық емес (b), құрылымданған (с) матрицалық ЕҮИС немесе БМК


Каналдық емес матрицалық ЕҮИС (Channelless Gate Array) ерекшелігі

  • Оларды сонымен бірге “Вентильдер теңізі ”(Sea-of-Gates) деп атайды

  • Мұндай матрицалық кристалдарда аралық байланысты трассировкалау алдын ала анықталған аралық (промежуток) жоқ, аралық байланыс базалық элемент матрицасы бетімен жүреді.

  • Логикалық блоктарды орналастырудың қолжетімді тығыздығы айтарлықтай каналдық матрицалық ЕҮИС –мен салыстырғанда жоғарырақ болады және ол берілген талапқа сай өлшем кристалының төмендеуіне алып келеді.

  • Төменгі қабатты топология орындалатын алдын ала өңделінетін пластиналар қолданатындықтан, ЕҮИС өндіріс циклының уақыты төмендейді. Ол екі күннен екі аптаға дейін созылуы мүмкін және аралық байланыс металлизация жоғарғы қабатының тапсырыс санына байланысты болады.

6В-суретте каналдық емес матрица вентилінің құрылымы берілген.
Құрылымданған матрицалық ЕҮИС (Structured Gate Array) ерекшелігі

  • Тапсырыс беруші тек вентиль матрицасының аралық байланысын жобалайды

  • Толық тапсырысты блоктар ЕҮИС-ның нақты бір нұсқасына ендірілуі (встроены) мүмкін (белгілі бір құрылымнан тұратын, барлық сериялар үшін)

  • Бұл әр түрлі контроллер мен жады модульдері сияқты функционалды аяқталған блоктар болуы мүмкін.

  • Және/немесе бұл спецификалық функцияларды орындауларға жатқызуға болатын басқа тип базалық вентильдердің матрицасы болуы мүмкін

  • ЕҮИСқұрылымданған матрицасының өндірістік цикл ұзақтығы екі күннен екі аптаға дейін созылуы мүмкін және аралық байланыс металлизация жоғарғы қабатының тапсырыс санына байланысты болады.

6С-суретте вентильдің құрылымданған матрицаның құрылымы берілген.

Программаланатын логиканың ЕҮИС-ның негізгі сипаттамалары

Макроблоктары енгізілген программаланатын ЕҮИС (Complex Programmable Logic Devices -CPLD)

Бұл программаланатын ЕҮИС типі келесі ерекшеліктерді қамтиды:



  • Базалық элементтер мен макроблоктардың аралық байланыс топологиясын жобалау керек емес және жартылай өткізгіш өндірісінің көмегінсіз орындауға болады.

  • Барлық аралық байланыстар иелену мен тезірек қолдану үшін қолжетімді болатын ЕҮИС-де программаланады.

  • Өте жылдам жобалау циклы

  • Қатқыл (маскаланатын/маскируемой) және жұмсақ (алдын ала программаланған) вариациялы программаланатын аралық байланысты қамтамасыз ету үшін ЕҮИС-де арнайы үлкен блок бар.

  • Өшірілетін программаланатын ЕҮИС (Erasable PLD -EPLD)

  • Маска көмегімен (Mask-programmed PLD) біркелкі/бірдей программаланатын ЕҮИС

  • Көбінесе логикалық макроблоктар матрицасы құрамында триггерлер немесе регистрлер ілмегі бар сызғыш комбинациясынан тұратын логикалық элементтердің логикалық матрицасы бар.

7А-суретте макроблоктары енгізілген (CPLD) программаланатын құрылымы берілген.

(А) (В)


7-сурет. Логиканың программаланатын ЕҮИС құрылымы: (а) CPLD және (b)FPGA
Базалық блоктары енгізілген программаланатын ЕҮИС (Field Programmable Gate Array - FPGA).

Бұл программаланатын ЕҮИС типінің келесідегідей ерекшеліктері бар:



  • Аралық байланыс маскасын жобалау керек емес, ол ЕҮИС-да программаланған.

  • ЕҮИС жабдықтаушысы базалық логикалық блоктар, олардың арасындағы байланысы сияқты программалаудың әдісі мен инструменталды құралдарын ұсынады.

  • Базалық логикалық блоктарды программалайтын уақытылы (регулярная) матрица ЕҮИС ядросы болып табылады. Олар логикалық функциялар мен деректердің фиксация функциясын орындай алады.

  • Аралық байланыстарды программалайтын матрица базалық логикалық блоктарды қамтиды және ЕҮИС конфигурациясының программалауы кезінде олардың бір-бірімен байланысын қамтамасыз етеді.

  • Енгізу-шығару программаланатын блоктар логикалық базалық матрица блоктарын қамтиды.

  • Жобалау процесін бірнеше сағат бұрын аяқтауға болады.

7В-суретте базалық блоктары енгізілген ЕҮИС FPGA программаланатын құрылымы берілген.

ЕҮИС жобалауының маршруты

ЕҮИС жартылай тапсырыс жобалауының жеңілдетілген маршруты бірнеше кезеңдерден тұрады. Олардың өзара байланысы 8-суретте көрсетілген. Уақытылы (реальные) маршруттар күрделірек көрінеді және ЕҮИС өндірушілері үшін жұмыс материалдарында суреттеледі. Не болса да, ол ЕҮИС (front-end design) логикалық программалауының және ЕҮИС (back-end design) физикалық жобалауының бөліктерінен құралады.


  1. Жобаның формалды суреттелуі (Design entry) –ЕҮИС жобалануы аппараттық құралдардың (HDL Verilog, VHDL) немесе жасалынған принципиалды сызбаны қолдануымен орындалады. Екі жағдайда да Cadence, Synopsys, Mentor Graphics, Magna өндірушілерінен САПР арнайы құралы қолданылады.

  2. Логикалық синтез (Logic synthesis) – жоғарыда келтірілген өндірушілер атынан АЖЖӨ(Автоматтандырылған жүйені жобалауды өңдеу) құралдары вентильдердің логикалық тізімінің генерациясы мен олардың аралық байланысын қамтамасыз етеді.

  3. Модульдерге бөліну (разбиение)(System partitioning) – бөлек ЕҮИС немесе бір ЕҮИС мегаблоктары сияқты жобалауға болатын үлкен жүйе модульдерге бөлінеді.

  4. ЕҮИС дизайнының логикалық модельдеу (Prelayout simulation) – ЕҮИС-ның барлық функционалды параметрлері мен сипаттамаларын логикалық деңгейде тексеру. Егер модельдеу нақты нәтижені бермесе, онда 1,2,3 кезеңдер жетістікке жеткенше қайталана береді.

  5. Топологиялық орналастыру (размещение) (Floorplanning) – вентильдердің логикалық тізімі мен олардың ЕҮИС кристалл кеңістігі байланысындағы модульдер мен блоктардың орналастырылуы.

  6. Блоктар ішінде базалық элементтердің орналастырылуы (Placement) – блоктағы базалық кітапханалық элементтерді орналастырудың таңдалуы.

  7. Аралықты бөлу (разводка) мен трассировкалау (трассирование) (Routing) – базалық кітапханалық элементтер, модульдер және блоктардың өзара байланысуы.

  8. Паразитті қарсыласу және аралық байланысу сыйымдылық экстрациясы (Extraction) –паразитті сыйымдылық пен қарсыласу анықталады.

  9. Postlayout simulation – аралық байланысына паразитті жүктеме (нагрузка) қосылған болашақ ЕҮИС-ның жұмысқа жарамдылығы тексеріледі. Егер ол жиілік пен жүктемесіне сай талаптарды қанағаттанбаса, онда 5-9 кезеңдері керек нәтиже алынғанынша қолданылады.



8-сурет. ЕҮИС жобалануының жеңілдетілген маршруты
ЕҮИС өндірісі мен өңдеу экономикалық аспектілерінің қысқаша шолуы

Егер компоненттер құнына қарасақ, онда қымбат құрал болып бір вентиль құны бойынша базалық логикалық блокты программаланатын ЕҮИС саналады (FPGA).Олар санақ бойынша өз кезегінде стандартты элементтер ұяшығы негізіндегі (CBIC) ЕҮИС жартылай тапсырыстан қымбат матрицалық ЕҮИС-ға (MGA) қарағанда бір вентильге қымбат.

Бұл ерекшелік MGA құнының белгіленген бөлігіне қарағанда CBIC құнының белгіленген бөлігі жоғарырақ, ал MGA өз кезегінде FPGA-ден жоғары болатынын түсіндіріледі.

ЕҮИС өндірісі мен өңдеу құнының негізгі екі бөлігін бөліп алуға болады.



  • Өңдеу құны (Design cost)

  • Өндіріс құны (Fabrication cost)

ЕҮИС өнімінің жалпы құны белгіленген құны, айнымалы құны және ЕҮИС сатылған сан функциясы болып табылады:

  • total part cost = fixed part cost + variable cost per part X volume of parts

мысалы, айталық, келесі бағалардың жиынтығынан тұратынын алайық:

  • FPGA жобалауының белгіленген бағасы $21,800, ал бір ЕҮИС айнымалы бөлігінің бағасы $39

  • MGA жобалауының белгіленген бағасы $86,000, ал бір ЕҮИС айнымалы бөлігінің бағасы $10

  • CIBCжобалауының белгіленген бағасы $146,000, ал бір ЕҮИС айнымалы бөлігінің бағасы$18

9-суретке ұқсас график салсақ, қандай серия кезінде сол немесе ЕҮИС басқа типін қолдану тиімді болатынын көруге болады.


9-сурет. ЕҮИС түрлі типтерін қолдану құнының жалпы бағасы өзгеруінің графигі
1000 бұйымның сериялануы кезінде FPGA типінің программаланатын ЕҮИС қолдану тиімді екенін көруге болады. Мыңнан аса бұйымның сериялануы кезінде шынайы қолдану болып матрицалық MGA ЕҮИС болады. 40-50 мыңнан аса сериялану кезінде CBIC типінің жартылай тапсырысты ЕҮИС-ті қолдануы мүмкін.

Белгіленген бағалар құрылымы инженер қызметкерінің оқытуына, инструментті қабылдауына, жобалауға, өндіріс үшін маскалардың құрылуына қажетті шығындарынан анықталады. Белгіленген бағалар құрылымы 10-суретте берілген.



10 – сурет. ЕҮИС жобалаудың құрылымдық көрсетілген бағасы
11-суретте ЕҮИС өндірісі бойынша әдеттегі бизнес пайда модель көрсетілген. Мұнда сату шегі нарыққа шығысымен бірнеше тоқсан немесе жыл ішінде жетеді.

11-сурет. ЕҮИС өндірісі бойынша баға айнымалы бөлігінің құрылымы


ЕҮИС жартылай тапсырыс (ASIC Cell Libraries) жобалауы үшін қажетті, кітапханалық элементтерді қолданудың қысқаша шолуы

Стандартты элементтер кітапханалары өндірушілерге логикалық және ЕҮИС жартылай тапсырыстағы арифметикалық функция үшін қолданылады[1]. Мұндай кітапханаларсыз жартылай тапсырысты ЕҮИС-ны жобалау мүмкін емес. Кітапханалар базалық (логика және енгізу/шығару), сонымен бірге макроэлементтер мен макроблоктарға бөлінеді.

Жартылай тапсырыс ЕҮИС топ өндірушілерінің бірнеше нұсқалық іс-ірекеттер бар:

№1-нұсқа:жартылай өткізгіш фабрикасы – ЕҮИС өндірісі ұсынған кітапханалық құралдар жиынтығын қолдану. Мұнда әрбір фабрика (foundry), мысалға TSMS немесе UMS осындай PDK-ны процестің (450G, 65LP және т.б.) әрбір варияциясында қолданады. Осындай нұсқада қандай ерекшеліктер туындайды?

Біріншіден, жобалау маршруты фабрика мақұлдаған инструменталды құралдарды қосуы керек. Ережеге сай, фабрика әрбір процесс үшін бір бұйым жобалау маршрутының анықтамалығын көрсетеді. Онда АЖЖӨ қажетті құралдары, оның өндірушілері аталған. Фабрика өндіру кезінде жақсы және жоғары нәтижені алуға кепілдігін береді.

Екіншіден, барлық кітапханалық элементтер фантома немесе бос «қара қораптар» болады. Олардың ішкі топологиясы өндіріс үшін маска дайындау кезінде фабрикамен толтырылады. Маска жиынтығы фабрикада жасалынады және әрқашан сонда қалады. Осы маскалардың басқа фабрикалармен қолданылуы мүмкін емес.

Үшіншіден, фабрика осындай түрде жобаланған ЕҮИС шығысында жұмысқа төзімділігіне жоғары кепілдік береді.

№2-нұсқа:ARM-Artisan немесе басқа тәуелсіз жабдықтаушылар кітапханалық элементтердің иеленуі. Осы кезде қандай мәселелер тууы мүмкін?

Біріншіден, кітапханаларды жабдықтаушылар фабрика-ЕҮИС өндірісі болмайды және әрдайым сол немесе басқа фабрикаларда барлық технологиялық процесс өзгерісінің өшірілген ақпараттартарды алуы тиіс. Олай болмаса, кітапхана көне болып қалуы мүмкін және ЕҮИС өндірісі бойынша мәселелер тууы мүмкін (қолданылатындар шығысы, жиілік параметрлер және энергия қолдану параметрлері).

Екіншіден, тәуелсіз жабдықтаушы кітапханасы тексеріліп және фабрикамен мақұлданады.Бұл сол фабрикада өндірістің сәтті болуына үлкен мүмкіншілікті жоғарылатады. Егер кітапхана нақты бір фабрикада тексерілмесе, онда тәуекел деңгейі жылдам жоғарылайды.

Үшіншіден, мұндай үйлесу өндірушілерге өндірудің аяқталу кезінде ЕҮИС өндірісі үшін электронды маска жиынтығын меңгеруіне мүмкіндік береді.

№3-нұсқа:элементтер мен макроблоктардан құралған өзіндік кітапхана құруға болады, бірақ ол қиын және қымбат болады. Ол үшін нақты бір технологиялық процесс туралы барлық ақпарат алу керек. Кітапханалық элементтердің стандартты физикалық жобалауын бастаудағы осы процесс үшін базалық транзисторлар мен олардың моделінің суреттеуі, жобалау ережесімен үлкен файл түрінде беріледі.

№3-нұсқаның үйлестіруі үшін элементтер кітапханасының стандартты өңдеуіне берілетін талаптарды қарастырайық. 13-суретте 3 НЕМЕСЕ - ЕМЕС кітапханалық элементінің кейбір қажетті параметрлері көрсетілген. Кітапханадағы осы элементтер саны едәуір үлкен болуы мүмкін, сан үлкен болған сайын кітапхана тиімді болады.

Коммерциялық қолдану үшін толық элементтер кітапханасының әрбір элементтері мен макроблоктары үшін келесі ақпараттарды қамтиды:



  • Элементтер толық топологиясы (physical layout), 13-сурет (е)

  • Жүргізілудің формальды моделі (behavioral mode), 13-сурет (c)

  • HDL (VHDL or Verilog) тіліндегі модель, 13-сурет (b)

  • Детальды уақытша диаграммалар мен уақытша модель

  • Элементті тестілеу стратегиясы, 13-сурет (с) логикасы үшін шынайы кесте

  • Принципиалды сызба, 13-сурет (d)

  • Символ немесе иконка, 13-сурет (а)

  • Паразитті экстракция жүктемелі жүктеме моделі (wire-load model)

  • Электрикалық шынжырларды модельдеу үшін Spiceмоделі

  • DRC rule deck жобалау ережесі бойынша тексерудің топология моделі, 13-сурет (f)



13-сурет. 3 НЕМЕСЕ-ЕМЕС кітапханалық элементінің негізгі сипаттамалары.

ӘДЕБИЕТТЕР




  1. Палташев Т.Т.Введение в проблему разработки и производства СБИС//Статья 2009 ж.

  2. Michael J. S. “Application-Specific Integrated Circuits”, 1997. Smith VLSI Design Series 1,040 pages ) ISBN 0-201-50022-1, Adisson Wesley.

  3. Hubert Kaeslin, “Digital Integrated Circuit Design”, 2008. Cambridge University Press ) ISBN: 9780521882675 , United Kingdom.


Ниязова Р.С., Сантеева С.А.

Сбис производства и проблемы разработки

В этой статье рассмотрены СБИС(СверхБольшая Интегральная Схема) производства и проблемы разработки. С развитием технологии производства и повышением степени интеграции появилась новая группа СБИС, комбинирующая свойства как СБИС специализированных применений, так и универсальных процессов.

Основные типы СБИС, используемые в электронной индустрии, основные характеристики полностью заказных СБИС(Full-Custom ASICs), основные характеристики полузаказных СБИС на основе стандартных элементов-ячеек(Standard-Cell-Based ASICs), размещение блоков и трассирование межсоединений в полузаказной СБИС на основе стандартных элементов и макроблоков, основные характеристики полузаказных СБИС на основе матрицы вентилей (Gate-Array-Based ASICs), типы базовых матричных СБИС, маршрут проектирования СБИС, приведены также краткий обзор экономических аспектов разработки и производства СБИС.
Niyazova R.S., Santeуeva S.A.

The superbig integrated scheme manufactures and working out problems

In this article are considered SIS (the Superbig Integrated Scheme) manufactures and working out problems. With development of the production technology and increase of degree of integration there was the new group SIS combining properties as SIS of specialized applications, and universal processes.



The basic types SIS used in the electronic industry, the basic characteristics completely custom-made SIS (Full-Custom ASICs), the basic characteristics semicustom SIS on the basis of standard elements-cells (Standard-Cell-Based ASICs), placing of blocks and tracing of interconnections in semicustom SIS on the basis of standard elements and macroblocks, the basic characteristics semicustom SIS on the basis of a matrix of gates (Gate-Array-Based ASICs), types base matrix SIS, a route of designing SIS, are resulted also the short review of economic aspects of working out and manufacture SIS.
Каталог: repository -> repository2012 -> doc
doc -> Программаланатын логикалық интегралды схемаларды программалау және конфигурациялау
doc -> Қ. Т. Қозыбаев, М. Н. Иманқұл Wimax технологиясы
doc -> Б. З. Андасова, А.Ә. Шәріпбаев, Г. Комантай Қазақ мәтінін төте жазудан кирилл жазуына түрлендірудегі автоматтың жұмыс істеу моделі
doc -> С. В. Сухинин., К. Т. Искаков., А. К. Кудайкулов Собственные колебания около пластины в неоднородных каналалах
doc -> *О. В. Васильева, Ж. К. Нурбекова, А. Б. Нурбеков, *А. Н. Туенбаева Информационное и математическое моделирование организации деятельности сети почтовой связи
doc -> Ф. М. Туледиярова, Б. Ш. Разахова Семантика желі көмегімен қазақ тілінің жай сөйлемдерін формалдау
doc -> А. К. Бурибаева, А. А. Шарипбаев, Г. Т. Бекманова, М. Х. Карабалаева, Б. Ж. Ергеш
doc -> Г. Комантай, Б. З. Андасова, А.Ә. Шәріпбаев Қазақ мәтінін бір графикадан екінші графикаға түрлендіру
doc -> С. Н. Боранбаев, Б. Т. Туртбаев Автоматизированная программная система обеспечения информационной безопасности


Достарыңызбен бөлісу:




©dereksiz.org 2022
әкімшілігінің қараңыз

    Басты бет