Студенттің ПӘндік оқУ-Әдістемелік кешені
жүктеу/скачать 3.15 Mb.
|
- Бұл бет үшін навигация:
- Цифрлық компараторлар.
| Демультиплексор бір ақпараттық кірістен келгкен ақпаратты адрестік кірістердегі сигналға байланысты бірнеше шығыстардың біреуіне тасымалдауды басқаруға арналған комбинациялық логикалық құрылғы.
Сонымен, демультиплексор мультиплексорға қарама қайшы функцияны атқарады және жалпы жағдайда бір ақпараттық кірісі, n адрестік кірісі және m ақпараттық кірісі болады. Әдетте, бұл жағдайда да (мультиплексордағыдай) m = 2n қатынас орнаса, демультиплексор толық деп аталады, ал егер m<2n болса толық емес деп аталады. 2 адрестік кірістері, 4 ақпараттық кірістері және 1 стробтаушы кірісі бар демультиплексордың жұмысы келесі логикалық теңдеумен баяндалады: а) б) Сурет - 5.3. Демультиплексор схемасы (а) және оның шартты-графикалық бейнеленуі. ЖӘНЕ-ЕМЕС логикалық элементтерінен тұратын және (5.2) өрнектеріне сәйкес демультиплексордың схемасы және шартты графикалық бейнеленуі 5.3-суретте келтірілген. Демультиплексорды DMS немесе DMX таңбалары арқылы белгілейді. Цифрлық компараторлар. Цифрлық компараторлар екілік кодада берілген сандарды екі санды салыстыру жұмысын атқарады. Компаратор кірістерінің саны салыстырылатын a және b сандарының екілік кодаларының разрядтылығымен анықталады. Цифрлық компаратордың үш шығысы бар, оларда келесідей сигналдар қалыптасады: – егер екі a және b сандарының кодалары өзара тең болса (a = b); – a санының кодасы b санының кодасынан үлкен болса (a > b); –егер a < b. Екі бір раззрядты a және b сандарының кодасын салыстыратын компаратор жұмысын төменде келтірілген 5.1-кестесі түсіндіреді. Компаратордың ақиқаттық кестесіне сәйкес келетін логикалық теңдеулер келесі түрде болады: Кесте – 5.1 Компаратордың ақиқаттық кестесі.
(5.3) өрнегі негізінде салынған компаратор схемасы 7.4-суретте көрсетілген. Сурет – 5.4. Бір разрядты компаратордың схемасы. Компаратордың 5.1-кестедегі ақиқаттық кестесін және компаратордың схемасы анализдей отырып, келесідей қорытынды алуға болады: егер a =а b, онда , қарсы жағдайда, яғни a b, . Егер a > b, яғни a = 1, b = 0 , онда , ал егер a < b , яғни a = 0, b = 1, онда . Сонымен, кіріс сигналының кез келген комбинациясы кезінде активті логикалық бірлік сигналы компаратордың тек бір ғана шығысында ғана болады. (5.4) жүктеу/скачать 3.15 Mb. Достарыңызбен бөлісу:
|