1 БӨлім. «Есептеу жүйелері, желілері және коммуникациялары» ПӘНІ, оның мазмұНЫ

Суперскалярлық процессорларда да бірнеше есептеу модульдері бар, бірақ олардың арасындағы жұмысты бөлу аппаратттық тұрғыдан шешіледі. Бұл процессорды қатты күрделендіреді, тіпті келеңсіз қателіктерге әкеледі. VLIW процессорларында бөлу міндеті компиляция кезінде шешіледі және нұсқауларда қай есептеу құрылғысы қандай команда орындауға тиіс екені анық көрсетілген.

VLIW RISC идеологиясының логикалық жалғасы деуге болады, оны бірнеше есептеу модульдері бар архитектураға кеңейтеді. RISC сияқты процессордың әрбір модулі не істеу керек екені нұсқауда көрсетілген. Осыған байланысты нұсқау ұзындығы 128 немесе тіпті 256 битке жетеді.

Артықшылықтары мен кемшіліктері.VLIW компиляторға есептеу құрылғыларын бөлу міндетін қайта салу арқылы процессор архитектурасын қатты қысқартады. Үлкен және күрделі түйіндер жоқ болғандықтан энергия тұтыну біршама төмендейді.

Сонымен бірге VLIW код онша жоғары емес тығыздыққа ие. Жұмысқа қосылмаған құрылғылардың бос нұсқауларының үлкен саны үшін VLIW-процессорлардың программалары дәстүрлі архитектуралардың ұқсас программаларына қарағанда әлдеқайда ұзын болуы мүмкін.

VLIW архитектурасы программалаушылар үшін әдеттегіден өзгеше көрінеді. Кодтың күрделі ішкі тәуелділіктеріне байланысты VLIW-архитектура үшін машиналық код деңгейінде программалау практикалық тұрғыдан мүмкін емес.