Дәрістердің тірек коспектілері ффсо пгу 18. 2/05

Жоспар

2.2 Мультиплексор. Демультиплексор

2.3 Екілік – ондық кодты жетісегментті индикатор кодына түрлендіруші

2.4 Цифрлық компаратор

1. 
   Дешифратор. Шифратор
   

Дешифратордың белгіленуі 1 суретте көрсетіледі.

Екілік n-разрядты кодты дешифратордың 2ⁿ шығысы болады, себебі кіріс кодының әр 2ⁿ мәндердің біріне оның бір шығысына бір сигнал сәйкес келу керек. Төменде ондық сандардың үш разрядты екілік кодының дешифраторы үшін ақиқат кестесі келтірілген.

Осы кестеде әр функцияға тек бір минтерм сәйкес келеді, сондықтан да осы функцияларды минимизациялаудың қажеті жоқ.

Дешифратордың қалып күй кестесі

Y4 = X3**;Y5 = X3**X1; Y6 = X3*X2*; Y7 = X3*X2*X1;

Төменгі дизъюнктор шығыста кодтың жоқ екенін анықтайды. Кез келген кіріс қоздырылғанда EN шығысында сигнал пайда болады.

Шифраторлар көбінде ондық санды екілік санау жүйесіне аудару үшін ақпаратты енгізу құрылғыларында (басқару пульттарда) қолданылады.
2.2 Мультиплексор. Демультиплексор

Мультиплексор m ақпараттық, n басқарушы кірісі және бір шығысы бар комбинациялық құрылғы. Бірнеше кіріс сигналдың біреуін кезек – кезек бір шығысқа жіберуге (мультиплексорлеуге) арналған. Мультиплексирленген кіріс саны мультиплексордың канал саны деп аталады. Мысалы, екі каналды 4 разрядты мультиплексорда 4 шығыс болады. Оның әр шығысына 2 кіріс сигналының тек біреуі жіберілуі мүмкін. Ал төрт каналды 2 разрядты мультиплексорда 2 шығыс болады. Оның әр шығысына 4 кіріс сигналдан тек біреуі жіберіледі. Әдетте канал саны 2-ден 16-ға дейін, ал разряд саны 1-ден 4-ке дейін болады. Мультиплексордың каналы неғұрлым көп болса, разрядтары соғұрлым аз болады.

Функционалды мультиплексор конъюнкцияның m элементтерінен құалған. Бұл элементтедің шығыстары m кірістері бар НЕМЕСЕ элементі арқылы дизъюнкциялық байлынысқан (сурет 4).

Конъюнкцияның барлық элементтерінің бір кірістеріне ақпараттық сигналдар беріледі, ал осы элементтердің басқа кірістері n кірісі бар дешифратордың сәйкес шығыстарымен байланысқан.

Функционалды схемадан мультиплексор құрамында әрбіреуінде екі не үш кірісі болатын конъюнкция элементтері, мультиплексордың А, В, С, D кіріс санына тең шығыс саны болатын дизъюнкция элементтері және оған сәйкес шығыс саны болатын дешифратор бар екенін көруге болады. Бұл шығыстардың саны мультиплексордың ақпараттық кіріс санымен анықталады.

Мультиплексорлар есептеуіш техникада цифрлық сигналдардың коммутаторлары ретінде кең қолданылады. Олар динамикалық жедел сақтау құрылғылардың адрестік кірістерін коммутациялау үшін компьютерлерде және микропроцессорлық контроллерлерде , шиналарды біріктіру немесе тармақталу түйіндерде (узел) және т.б. қолданылады.

Демультиплексор. Мәліметтерді бір кіріс каналдан бірнеше канал – қабылдаушының біреуіне ғана жібереді. Демультиплексордың функцио­налды схемасы және оның белгіленуі 5 суретте көрсетілген.

Суреттен демультиплексор бұл дешифратор рұқсат ету кірісімен екенін көруге болады.

Екілік ақпаратты ондық түрге аудару үшін көбінде ондық сандардың дәптерлік түрін қолданады. Екілік кодты жеті сегментті индикатор кодына түрлендіру алгоритмі кестеде көрсетілген.

Екі n-разрядты екілік А және В сандарын салыстыру үшін арналған. Осы есепті шешу үшін алдымен А және В сандарының әр разрядын салыстырады. Осы операцияны орындайтын логикалық элемент екі модуль бойынша сумматор. Оған мына теңдеу сәйкес келеді:

бұл теңдеу А=В болғанда ғана Y шығыс сигналы төменгі деңгейде болады. Бұл операцияны көп кірісті элемент ЖӘНЕ төменгі деңгейдегі кіріс сигналдары үшін орындайды. Осы элементтің шығыс сигналы Q мынаған тең:

Осылайша n разрядты цифрлық компаратор (6 сурет) екі модулі бойынша қосу операциясын орындайтын n элементтен және инверсті сигна­л бойынша ЖӘНЕ элементінің бір n- кірісінен тұрады.

3. 
   ТАҚЫРЫП. Сумматор
   

1. 
   Жартылай сумматор. Бір разрядты сумматор
   

3.1 Жартылай сумматор

Бір разрядты екілік а және в сандардың қосындысы келесі кестеге сәйкес жасалады:

Одан S қосындысы және С тасылмалдауы мына формуламен есептелінеді:

S= ,C=, С=

НЕМЕСЕ-ЕМЕС элементіне келтіру үшін бұл формуланы өзгертейік:

S=

C= a∙b=
Алынған формулалар негізінде жартылай сумматор синтезделуі мүмкін. Жартылай сумматор бұл бір разрядты екі сандардың қосындысын орындайтын құрылғы. (сурет 7а)

Жартылай сумматор үшін дизъюнктивті форманы құру барысында:

S= C=a∙b

Сурет 7 Жартылай сумматордың схемасы мен оның белгіленуі.

Жартылай сумматормен салыстырғанда оған тағы төменгі разрядтан тасымалдау сигналы қосылады. Егер ол болмаса, онда жоғары разрядқа тасымалдау тек екі сан бірге (1) тең болса ғана жасалуы мүмкін.

Егер төменгі разрядтан тасымалдау болса, онда жоғарғы разрядқа тасымалдау әр қашан болады, тек екі сан нөлге тең болса ғана тасымалдау болмайды.

Осындай сумматор схемасы 2 жартылай сумматормен жасалады. (8 сурет)

Ол бірразрядты толық сумматорлар негізінде құралады. Толық сумматордың әр біреуі төменгісінен басқасы, үш кіріс сигналын (2 қосылатын және төменгі разрядтан тасымалдау сигналы) қабылдау қажет.

9 суретте екі төрт разрядты а және в сандарын қосуға арналған схема көрсетілген. С₄ тасымалдау сигналы ақиқат болады егер С₃ мәні дұрыс болса. Осындай сумматорлар Тізбекті тасымалдауы бар сумматор деп аталады.

Төмендегі схема интегралды түрде шығарылады. Оның төменгі разрядында толық сумматор қолданылады, схеманың разрядтілігін жоғарлату үшін.

Сурет 9. Тізбекті тасымалдауы бар сумматордың схемасы

Толық сумматорда да g_i, р_i мәндері аралық нәтиже ретінде есептелінеді. g_i сигналы тек осы разрядтағы a_i және b_i кіріс айнымалылардың комбинациясынан тасымалдау жасалса ғана шығарылады. Сондықтан оны тасымалдауды генерациялау функциясы деп атайды. р_i сигналы төменгі разрядта алынған c_i тасымалдау сигналы ары қарай жіберіле ме, жоқ па соны көрсетеді. Сондықтан оны тасымалдауды тарату функциясы деп атайды.

(*) теңдеуден тасымалдау сигналын есептейтін келесі формулаларды шығаруға болады:

C₁=g₀ + p₀ ∙ c₀,

C₂= g₁ + p₁ ∙ c₁= g₁ + p₁ ∙ g₀ + p_{1 ∙} p₀ ∙ c₀,

C₃= g₂ + p₂ ∙ c₂ = g₂ + p₂ ∙ g₁ + p₂ ∙ p₁ ∙ g₀ + p₂ ∙ p_{1 ∙} p₀ ∙ c₀

C₄= g₃ + p₃ ∙ c₃ = g₃ + p₃ ∙ g₂ + p₃ ∙ p₂ ∙ g₁ + p₃ ∙ p₂ ∙ p₁ ∙ g₀ + p₃ ∙ p₂ ∙ p_{1 ∙} p₀ ∙ c₀

4 ТАҚЫРЫП Триггерлер

Жоспар

4.2 D-триггер статикалық басқарумен. D-триггер динамикалық басқарумен

4.3 Әмбебап JK-триггер. T-триггер
Комбинациялық құрылғылардан басқа тағы дискретті не цифрлық автоматтар классы болады. Осындай құрылғының шығыс сигналы тек кіріске жіберілген сигналдардан байланысты болмайды. Ол тағы бұрын жіберілген сигналдардан байланысты болады. Осындай құрылғылар сигналдарды сақтай алады.

Триггер – бұл екі тұрақты жағдайы болатын тізбектелген схема. Кірістегі сигналдар әсерінен триггер бір жағдайдан екіншіге ауысады. Триггердің екі шығысы болады тура және инверсті, ал кіріс саны орындалатын функциядан байланысты болады.

Ол қарапайым триггер. Оның негізінде басқа триггерлер жасалынады. Оның 2 кірісі бар S, R және екі симметриялық шығысы Q және (11 сурет).

Триггердің S-кірісі орнатылған (ағылшын set-установить, орнату), R кірісі нөлдік жағдайға келтіру, түсіру (ағылш. Reset - сбросить, түсіру) деп аталады. Q шығысы - тура, ал шығысы - инверсті деп аталады.

Асинхронды RS триггер НЕМЕСЕ- ЕМЕС элементтік базасында орындалуы мүмкін.(12а сурет).

S=1 және R=0 болғанда

Q = = 1

S=0 және R=1 болғанда

= 1

Q = = 0

S және R кіріс сигналдары ақпараттық, ал С кірісінде синхрондалатын сигналдар. Солар арқылы триггердің айырылып – қосылу (переключение) жасалады.

Оны ақпараттық триггер не тоқтату триггері деп атайды (ағылшын delay - тоқтату, задежка). D-триггер тек синхронды бола алады. Ол тактілік импульстің деңгейімен де, оның фронтымен де ажыратылып, қосылуы мүмкін. D-триггердің белгіленуі, жазбасы және жұмысының уақыт диаграммалары 14 суретте келтірілген.

D кірісі- ақпараттық, С кірісі- синхрондалған. С=0 болғанда сақтау режімі, С=1 болғанда жазу режімі орындалады. Осыдан ақпаратты оқу кез келген уақытта жасалуы мүмкін, ал жазу тек С=1 болғанда ғана. Триггер жазылған такт біткенге дейін шығыс сигналын тоқтатады. Осылайша D=1 кіріс сигналы екінші және үшінші синхроимпульс арасында бітеді, ал Q=1 қалып күйі үшінші такттің соңына дейін сақталады. С кірісіндегі / белгісі сигналдың төмендеуі бойынша фиксация орындалатынын көрсетеді.

Қарастырылған D-триггер cинхронды RS-триггер негізінде жасалған.

3. 
   Әмбебап JK-триггер. T-триггер
   

J	K	Q
0	0	Q
0	1	0
1	0	1
1	1

Триггер жұмысын мына функциямен сипаттауға болады.

Q= *Q+*K

Т-триггер. Оны тағы санау триггері деп атайды. Оның санау импульстары жіберілетін бір басқару С кірісі болады(15 сурет). Қосымша кірістер қарастырылмайды.

Әр-бір синхроимпульсті жіберген соң Т-триггер жағдайы қарама-қарсыға ауысады.

Т-триггерлер тек екі баспалдақты RS, D, JK-триггерлер негізінде құрылады. Мысалы, Т-триггерді D-триггер негізінде жасау үшін (D-триггер синхроимпульс фронтымен басқарылса) D-триггердің инверсті шығысын оның ақпараттық кірісімен байланыстырса болады.

Санау триггердің жұмысын түсіндіретін уақыт диаграммалары 16 суретте көрсетілген. D-триггер негізінде жасалған санау триггер жағдайының айырылып, қосылуы синхроимпульстардың алдыңғы фронттары түскенде жасалады. Санау триггердің шығысындағы берілетін импульс жиілігі кіріс синхроимпульстардан екі есе кіші. Сондықтан оларды жиілікті бөлігіне ретінде қолданады. Егер бір санау трриггері жиілікті екіге бөлетін болса, онда жиілікті 4-ке бөлу үшін тізбектей қосылған екі триггер қажет болады.

Сурет 16 Санау триггердің жұмысының уақыт диаграммалары.

5.1. Негізгі ұғымдары.

5.2. Сақтау регистерлері.

5.3. Жылжудың резирсивті регистрі.

Көп разрядты санды сақтауға арналған цифрлар құрылымдардың түйіні. Олар тағы сақталатын санды оңға және солға қарай жылжытады, оны параллельді формадан тізбекті формаға және керісінше түрлендіреді. Регистрлер бір баспалдақты және екі баспалдақты синхронды RS, D және JK триггер негізінде құрылады.

Регистрлердің негізгі сипаттамалары разрядтілігі, ақпаратты қабылдау және жіберу тәсілдері. Регистр разрядтілігі оны құрайтын триггер санымен анықталады.

Ақпаратты параллельді қабылдайтын және беретін регистрлері ақпаратты сақтауға арналған. Олар сақтау не жады регистрлері деп аталады. Жаңа ақпараттың жады регистрлеріне жазылуы регистрдің С кірісіне синхроинпульс фронты жіберілу барысында орындалады . Және де D₀ …D_m кірістерінде жаңа цифрлық комбинация (ақпарат) орнатылған соң.

Жазылған цифрлық ақпараттың разряд саны регистрдің разрядтілігімен анықталады. Жады регистрлері Д-триггер негізінде жасмалуы мүмкін, егер ақпарат регистр кірісінде бірфазалық сигнал түрінде берілсе, және де RS –триггер негізінде жасалады, егер ақпарат парафазды сигнал түрінде берілсе.

Сурет 17. D- триггердегі сақтау регистрлері синхроимпульс деңгейімен синхрондалатын (а), фронтымен (б) және RS — триггерлерде фронтпен синхрондалатын (в)

Ақпаратты тізбекті қабылдайтын және беретін регистрлер жылжу регитрлері деп аталады. Оның белгіленуі 18 суретте берілген . Мұндағы «тіл» бағыты жылжу бағытына сәйкес келеді.

Жылжу регитрлері ақпаратты сақтау және түрлендіру функцияларын орындайды. Олар екілік санау жүйесіндегі сандарды көбейту және бөлу үшін қолданылуы мүмкін. Себебі екілік санды бір разрядқа солға жылжыту, оны екіге көбейтуге сәйкес келеді, ал оңға жылжыту - екіге бөлуге сәйкес келеді. Ол көбінде тізбекті цифрлық ақпаратты параллельді кодқа түрлендіруде немесе кері процесте қолданылады. Және де цифрлық формада берілген сигналды тоқтату элементі ретінде қолданылуы мүмкін.

Жылжыту регистрлері D-триггер немесе RS-триггер негізінде жасалуы мүмкін. Бұл жерде ақпаратты бірінші разрядқа енгізу үшін инвертор қосылады (D-триггер бірінші разряд болып саналады). Барлық жылжу регистрлері екі баспалдақты не синхроимпульс фронтымен синхрондалатын триггерлер негізінде жасалады. Жылжу регистрлерінің разряды сақтау регистрлерінде секілді оның құрамына кіретін триггер санымен анықталады. Жылжу регистрінен параллельді ақпаратты шығару регистрдің барлық триггерлерін бөлек шығыстарға қосу барысында орындалады (суретте бұл шығыстар штрих сызықтарымен көрсетілген).

Жылжу регистрінің жұмысы 19- а суреттегі схемада көрсетілген. Регистрдің барлық триггерлері оң басында логикалық нөл жағдайында тұрады деп есептейік, яғни Q₀=0, Q₁=0, Q₂=0, Q₃=0. Егер D-триггердің Т1 кірісінде 0 болса, онда триггерлердің С - кірісіне жіберілген синхроимпульстер олардың жағдайын өзгертпейді.

6.1. Тізбектелген тасымалдаумен асинхронды санауыш.

6.2. Паралельді тасымалдаумен синхронды санауыш.
Санау триггері негізінде қарапайым санауышты алуға болады. Олар санауыш кірісіне түскен электр импульстарын санауды орындайды. Алынған нәтиже параллельді кодта көрсетіледі.

Санауыштар асинхронды және синхронды болуы мүмкін.

Асинхронды санауыш тізбекпен байланысқан триггердің D жәнe JK жиынын құрайды. Триггердің әр біреуіне екілік санның биті сәйкес келеді. Егер санауышта m ттриггер болса, онда мүмкін болатын жағдайлардың саны 2 ^mтең, М=2^m. Екілік санауышта санау 0-ден басталып ең көбі 2^m -1 дейін жетуі мүмкін. М=16 болатын екілік қосу санауышын қарастырайық. Ол JK триггер негізінде жасалсын. Т1 триггерінен басқасының барлығында синхрондалатын кіріс алдындағы триггердің шығысымен байланысқан, сондықтан триггер жағдайы алдыңғы триггердің жауабы бойынша өзгереді.

Осындай санауышта триггерлерге синхроимпульс жіберілуі бір уақыттажасалады (синхронды). Және де триггердің қалып күй жағдайлары синхронды өзгереді,яғни синхроимпульс бойынша өз жағдайын өзгерту қажет болса триггер оны басқалармен бірге бір уақытта жасайды, бұл санауыштың тез әрекеттілігін қамтамасыз етеді.

1. 
   Ермағанбетов Қ.Т., Цифрлы электроника: оқу құралы/ Ред. Ж.С.Ақылбаев – Қарағанды: ҚарМУ, 2001.-175б.
   
2. 
   Цифровые и аналоговые интегральные микросхемы. Справочник. – М.: Радио и вязь, 1989. – 495с.
   
3. 
   Савельев А.Я., Прикладная теория цифровых автоматов. Учеб. Для вузов по спец. ЭВМ. – М.: Высшая школа, 1987. – 271с.
   
4. 
   Ахметов Б.С. Основы схемотехники. Учебное пособие. – Актобе: АГУ им.К.Жубанова, 2005. – 193с.
   

Қосымша әдебиет

1. 
   Миллер Р. Теория переключательных схем. М.: Мир, 1970.
   
2. 
   Фридман А., Менон П. Теория и проектирование переключательных схем. М.: Мир, 1978.
   
3. 
   Кук Д., Бейз Г. Компьютерная математика. М.: Наука, 1990.
   
4. 
   Кузнецов О.П., Адельсон-Вельский Г.М. Дискретная математика для инженера. М.: Энергоатомиздат, 1988.
   
5. 
   Вавилов Е.Н., Портной Г.П. Синтез схем электронных цифровых машин. М.: Наука, 1970.
   
6. 
   Фомичев В.С. Арифметические и логические основы вычислительной техники: Конспект лекций./ЛЭТИ. Л., 1973-1975. Вып.1. 1973; Вып.2. 1974; Вып.3. 1975; Вып.4. 1975.