Республики казахстан южно-казахстанский экономико-технологический
жүктеу/скачать 2.05 Mb.
|
- Бұл бет үшін навигация:
- Дешифраторы и шифраторы
Логическая схема функции. Схема уровней напряжения функции F(X,Y). Задание 2. Логическая схема имеет два входа X и Y. Определить логические функции F1(X,Y) = X&Y и F2(X,Y) =  &(XvY), которые реализуются на ее двух выходах. Построить таблицу истинности и схему уровней напряжения параметров и функций.
Таблица истинности функций F1(X,Y) и F2(X,Y).
Схема уровней напряжения функций F1 и F2. Логическая схема функций F1 и F2 Задание 3. По заданной логической функции F(X,Y) = XvY& Таблица истинности функции F(X,Y).
Схема уровней напряжения функции F(X,Y). Логическая схема F(X,Y). Комбинированные логические элементы И-НЕ, ИЛИ-НЕ, XOR (исключающее ИЛИ) Элемент «И-НЕ» (NAND) 
Элемент И-НЕ работает точно так же как «И», только выходной сигнал полностью противоположен. Там где у элемента «И» на выходе должен быть «0», у элемента «И-НЕ» - единица. И наоборот. Э то легко понять по эквивалентной схеме элемента: 
Элемент «ИЛИ-НЕ» (NOR) 
Та же история – элемент «ИЛИ» с инвертором на выходе. Следующий элемент устроен несколько хитрее: Элемент «Исключающее ИЛИ» (XOR) Он вот такой: 
Операция, которую он выполняет, часто называют «сложение по модулю 2». На самом деле, на этих элементах строятся цифровые сумматоры. Смотрим таблицу истинности. Когда на выходе единицы? Правильно: когда на входах разные сигналы. На одном – 1, на другом – 0. Вот такой он хитрый. Эквивалентная схема примерно такая: 
Семинар 4. Комбинационные, функциональные схемы. Шифраторы и дешифраторы. С помощью карт Карно можно построить логику для выполнения достаточно сложных функций, таких, как двоичное сложение или сравнение величин, контроль по паритету, мультиплексирование (выбор одного из нескольких входов, который определяется двоичным адресом) и т.п. На практике сложные функции, которые используются наиболее часто, реализуются в виде функциональных интегрированных схем. Большинство этих схем выполняют комбинационные функции и состоят целиком из одних базовых логических элементов (конъюнктора, дизъюнктора, инвертора). Базовые логические элементы часто в технической литературе называют вентилями (и, или, не, и-не, или-не). Комбинационные микросхемы выполняют более сложные функции, чем простые логические элементы. Их входы объединены в функциональные группы и не являются полностью взаимозаменяемыми. Например, любые два входа логического элемента И-НЕ совершенно спокойно можно поменять местами, от этого выходной сигнал никак не изменится, а для комбинационных микросхем это невозможно, так как у каждого входа — своя особая функция. Объединяет комбинационные микросхемы с логическими элементами то, что они не имеют внутренней памяти. То есть уровни их выходных сигналов всегда однозначно определяются текущими уровнями входных сигналов и никак не связаны с предыдущими значениями входных сигналов. Любое изменение входных сигналов обязательно изменяет состояние выходных сигналов. Именно поэтому логические элементы иногда также называют комбинационными микросхемами, в отличие от последовательных (или последовательностных) микросхем, которые имеют внутреннюю память и управляются не уровнями входных сигналов, а их последовательностями. Строго говоря, все комбинационные микросхемы внутри построены из простейших логических элементов. Для разработчика цифровой аппаратуры достаточно знать только таблицу истинности, только принцип преобразования входных сигналов в выходные, а также величины задержек между входами и выходами и уровни входных и выходных токов и напряжений. Внутренняя же структура важна для разработчиков микросхем, а также в тех редчайших случаях, когда надо построить новую комбинационную микросхему из микросхем простых логических элементов. Состав набора комбинационных микросхем, входящих в стандартные серии, был определен исходя из наиболее часто встречающихся задач. Требуемые для этого функции реализованы в комбинационных микросхемах наиболее оптимально, с минимальными задержками и минимальным потреблением мощности. Поэтому пытаться повторить эту уже проделанную однажды работу не стоит. Надо просто уметь грамотно применять то, что имеется.
Функции дешифраторов и шифраторов понятны из их названий. Дешифратор преобразует входной двоичный код в номер выходного сигнала (дешифрирует код), а шифратор преобразует номер входного сигнала в выходной двоичный код (шифрует номер входного сигнала). Количество выходных сигналов дешифратора и входных сигналов шифратора равно количеству возможных состояний двоичного кода (входного кода у дешифратора и выходного кода у шифратора), то есть 2n, где n — разрядность двоичного кода (рис.1). Микросхемы дешифраторов обозначаются на схемах буквами DC (от английского Decoder), а микросхемы шифраторов — CD (от английского Coder). 
Рис.1. Функции дешифратора (слева) и шифратора (справа) На выходе дешифратора всегда присутствует только один сигнал, причем номер этого сигнала однозначно определяется входным кодом. Выходной код шифратора однозначно определяется номером входного сигнала. Рассмотрим подробнее функцию дешифратора. В стандартные серии входят дешифраторы на 4 выхода (2 разряда входного кода), на 8 выходов (3 разряда входного кода) и на 16 выходов (4 разряда входного кода). Они обозначаются соответственно как 2–4, 3–8, 4–16. Различаются микросхемы дешифраторов входами управления (разрешения/запрета выходных сигналов), а также типом выхода: 2С или ОК. Выходные сигналы всех дешифраторов имеют отрицательную полярность. Входы, на которые поступает входной код, называют часто адресными входами. Обозначают эти входы 1, 2, 4, 8, где число соответствует весу двоичного кода (1 — младший разряд, 2 — следующий разряд и т.д.), или А0, А1, А2, А5. В отечественных сериях микросхемы дешифраторов обозначаются буквами ИД. На рис. 2 показаны три наиболее типичных микросхемы д Рис. 2. Примеры микросхем дешифраторов
Первые три строки таблицы соответствуют запрету выходных сигналов. Разрешением выхода будет единица на входе С1 и нули на входах С2 и С3. Символ "Х" обозначает безразличное состояние данного входа (неважно, нуль или единица). Нижние восемь строк соответствуют разрешению выходных сигналов. Номер активного выхода (на котором формируется нулевой сигнал) определяется кодом на входах 1, 2, 4, причем вход 1 соответствует младшему разряду кода, а вход 4 — старшему разряду кода.
Наиболее типичное применение дешифраторов состоит именно в дешифрировании входных кодов, при этом входы С используются как стробирующие, управляющие сигналы. Номер активного (то есть нулевого) выходного сигнала показывает, какой входной код поступил. Если нужно дешифровать код с большим числом разрядов, то можно объединить несколько микросхем дешифраторов (пример показан на рис. 3). 
Рис. 3. Увеличение количества разрядов дешифратора При этом старшие разряды кода подаются на основной дешифратор, выходы которого разрешают работу нескольких дополнительных дешифраторов. На объединенные входы этих дополнительных дешифраторов подаются младшие разряды входного кода. Из пяти микросхем дешифраторов 2–4 можно получить дешифратор 4–16, как показано на рисунке (хотя лучше, конечно, взять готовую микросхему). Точно так же из девяти микросхем 3–8 можно получить дешифратор 6–64, а из семнадцати микросхем 4–16 — дешифратор 8–256. Еще одно распространенное применение дешифраторов — селекция (выбор) заданных входных кодов. Появление отрицательного сигнала на выбранном выходе дешифратора будет означать поступление на вход интересующего нас кода. В данном случае увеличивать число разрядов входного селектируемого кода гораздо проще, чем в предыдущем (см. рис.3). 
Рис. 4. Селектирование кода на дешифраторах Например, две микросхемы 4–16 позволяют селектировать 8-разрядный код (рис.4). В примере на рисунке селектируется 16-ричный код 2А (двоичный код 0010 1010). При этом один дешифратор работает с младшими четырьмя разрядами кода, а другой — со старшими четырьмя разрядами. Объединяются дешифраторы так, что один из них разрешает работу другого по входам –С1 и –С2. Применяя механические переключатели выходов дешифраторов (тумблеры, перемычки), можно легко изменять код, селектируемый данной схемой. Весьма полезным устройством, выполняющим такие комбинационные функции, является 2-х входовая вентильная схема выборки, которая представляет собой 4-х полюсный двухпозиционный переключатель логических сигналов. Для приема и передачи сигналов существует так называемый передающий вентиль. Он представляет собой два параллельно включенных ключа на транзисторах, через которые входной сигнал может либо подаваться на выход, либо обрываться. Такие устройства являются двунаправленными и для них не имеет значения, какой из выходов используется в качестве входа, а какой в качестве выхода. Передающие вентили прекрасно работают с цифровыми уровнями. Группу передающих вентилей можно использовать для того, чтобы производить выбор одного из нескольких входов. Эта логическая функция получила название "мультиплексора". Существуют мультиплексоры на 2, 4, 8, 16 входов. Двоичный адрес служит для выбора входа, сигнал с которого должен поступить на выход.
Шифраторы используются гораздо реже, чем дешифраторы. Это связано с более специфической областью их применения. Значительно меньше и выбор микросхем шифраторов в стандартных сериях. В отечественных сериях шифраторы имеют в названии буквы ИВ. На рис. 5.9 показаны для примера две микросхемы шифраторов ИВ1 и ИВ3. Первая имеет 8 входов и 3 выхода (шифратор 8–3), а вторая — 9 входов и 4 выхода (шифратор 9–4). Все входы шифраторов — инверсные (активные входные сигналы — нулевые). Все выходы тоже инверсные, то есть формируется инверсный код. Микросхема ИВ1, помимо 8 информационных входов и 3 разрядов выходного кода (1, 2, 4), имеет инверсный вход разрешения –ЕI, выход признака прихода любого входного сигнала –GS, а также выход переноса –EO, позволяющий объединять несколько шифраторов для увеличения разрядности. Рис. 5.9. Микросхемы шифраторов
Таблица истинности шифратора ИВ1 Из таблицы видно, что на выходах кода 1, 2, 4 формируется инверсный двоичный код номера входной линии, на который приходит отрицательный входной сигнал. При одновременном поступлении нескольких входных сигналов формируется выходной код, соответствующий входу с наибольшим номером, то есть старшие входы имеют приоритет перед младшими. Поэтому такой шифратор называется приоритетным. При отсутствии входных сигналов (вторая строчка таблицы) формируется выходной код 111. Единичный сигнал –EI (первая строчка) запрещает работу шифратора (все выходные сигналы устанавливаются в единицу). На выходе –GS вырабатывается нуль при приходе любого входного сигнала, что позволяет, в частности, отличить ситуацию прихода нулевого входного сигнала от ситуации отсутствия любых входных сигналов. Выход -EO становится активным (нулевым) при отсутствии входных сигналов, но разрешении работы шифратора сигналом –EI. Стандартное применение шифраторов состоит в сокращении количества сигналов. Например, в случае шифратора ИВ1 информация о восьми входных сигналах сворачивается в три выходных сигнала. Это очень удобно, например, при передаче сигналов на большие расстояния. Правда, входные сигналы не должны приходить одновременно.
Реализация этих элементарных действий осуществляется специальными схемами (узлами) – регистрами хранения и сдвига и сумматорами. Принципы построения любого узла, выполняющего элементарные действия, как и арифметического устройства в целом, зависят прежде всего от способа представления и обработки информации во времени. В этом плане как АУ, так и его основные узлы подразделяются на две основные группы.
Существует и промежуточная группа – АУ последовательно-параллельного действия. В состав таких АУ входят узлы как параллельного, так и последовательного действия. жүктеу/скачать 2.05 Mb. Достарыңызбен бөлісу:
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
v
& XvY построить логическую схему. Построить таблицу истинности и составить схему уровней напряжения параметров и функции.
ешифраторов.