Электрически стираемые/программируемые микросхемы памяти (сппзу) емкостью 4 Kbit, с последовательной I2C шиной
жүктеу/скачать 326 Kb.
|
- Бұл бет үшін навигация:
- Таблица 1. Наименование и назначение выводов
- SDA Линия данных (адреса) SCL
- Управление записью (W версия)
- Температура пайки вывода
- Статическое напряжение (1)
- Режим RW bit Режим MODE
- Рисунок 4. Уровни сигналов
- Р исунок 7. Защита Памяти
- П ОСЛЕДОВАТЕЛЬНОЕ ТЕКУЩЕЕ ЧТЕНИЕ
ST24C04, ST25C04 ST24W04, ST25W04Электрически стираемые/программируемые микросхемы памяти (СППЗУ) емкостью 4 Kbit, с последовательной I2C шиной. 1 миллион циклов записи/стирания с сохранением данных до 40 лет; Один источник питания: - 3V - 5 5v для ST24X04 версий; - 2. 5V - 5 5v для ST25X04 версий; Аппаратное управление записью у ST24W04 и ST25W04; Программируемая защита записи; Двухпроводный последовательный интерфейс полностью совместимый с I2C шиной; Однобайтовая и многобайтовая запись (до 4 байтов); Запись страницы (до 8 байтов); Произвольные и последовательные режимы чтения байта; Самоустанавливающийся цикл программирования; Автоматическое приращение адреса;
ОПИСАНИЕЭто описание микросхем СППЗУ, ST24/25C04 и ST24/25W04. емкостью 4 Кб и работающих по I2C шине. В тексте микросхемы упоминаются как ST24/25X04, где "x": "C" для стандартной версии; "W" для версии с аппаратным управлением записи. Таблица 1. Наименование и назначение выводов
Рисунок 2A. DIP Pin корпус Рисунок 2В. SO Pin корпус Т  аблица 2. Предельные режимы.
1. MIL-STD-883C, 3015.7 (100pF, 1500 W). 2. EIAJ IC-121 (Condition C) (200pF, 0 W). ОПИСАНИЕ ST24/25X04 - 4 Кб электрически стираемые/программируемые микросхемы памяти (СППЗУ), организованные как 2 блока по 256 x 8 бит. При производстве применена продвинутая технология CMOS, которая гарантирует срок службы до 1000000 циклов стирания/записи с сохранением данных до 40 лет. Микросхемы памяти совместимы с I2C стандартом - двухпроводным последовательным интерфейсом, который использует двунаправленную шину данных и последовательную синхронизацию. Микросхемы памяти имеют встроенный 4 разрядный уникальный код идентификации (1010). Это дает возможность установить на шину до 4-х одинаковых микросхем с возможностью выбора каждой индивидуально, устанавливая ее адрес подачей уровней на выводы E2, E1. Микросхемы ведут себя как подчиненные устройства. Операции чтения и записи инициализируются условием «START», формируемым ведущим шины - МАСТЕРОМ. Условие «START» сопровождается посылкой 7 бит, 4 из которых (b7 - b4) - код идентификации (код 1010), 2 бита (b3;b2)–индивидуальный код микросхемы, определяемый пользователем, 1 бит (b1) – бит выбора блока памяти, и 1 бит (b0) – бит выбора направления обмена (чтение/запись) и завершается посылка битом подтверждения. Таблица 3. Код выбора устройства
Примечание: Первым передается старший бит «бит7». Таблица 4. Режимы
Примечание: 1. X = VIH or VIL 2. Многобайтовая запись, не доступна в ST24/25W04 версиях.
Чтобы предотвратить нарушение целостности данных записи при включении питания и других небрежных операциях, применена схема (POR). Пока напряжение VCC не достигло порога POR, активен внутренний сброс, все операции заблокированы и устройство не будет отвечать на любую команду. Таким же образом, при снижения VCC ниже значения порога POR, все операции блокируются и устройство не будет отвечать на любую команду. Напряжение питания должно быть стабилизировано до подачи любого сигнала. ОПИСАНИЕ СИГНАЛОВ Последовательная линия синхронизации (SCL). Линия SCL используется для синхронизации при записи или чтения данных из памяти. Для подтягивания линии SCL к VCC, между ними можно подключить резистор (см. Рисунок 3). Последовательная линия данных (SDA). Вывод SDA является двунаправленным и используется для передачи данные в/из памяти. Выполнен как открытый сток, который может быть включен по схеме «МОНТАЖНОЕ ИЛИ». с другим открытым стоком. . Для подтягивания линии SDA к VCC, между ними должен быть подключен резистор (см. Рисунок 3). Выбор микросхемы (E1 - E2). Вводы Е1 и Е2 являются входами, и дают возможность выбрать одну микросхему из 4-х путем установки 2 битов (соответственно b2, b3) в 7 разрядном кода выбора устройства. Эти входы могут управляться динамически или быть привязаны к VCC или VSS Защита разрешения записи (PRE). Вход PRE (вывод 1), в добавлении к состоянию бита указателя адреса блока b2, (расположен 1FFh рисунок 7), устанавливает активную защиту записи PRE. Режим (MODE). Вход «MODE» (вывод 7) может управляться динамически и должен иметь: -для режима побайтовой записи уровень VIL или VIH.; -для многобайтового режима записи - уровень VIH.; -для режима записи страницы - уровень VIL. Если вывод «MODE» не подключен, то внутренне читается как VIH (многобайтовый режим записи). (см. также возможность WC). Управление записью (WC). Аппаратная возможность управления записью (WC) используется только для ST24W04 и ST25W04 версий по выводу 7. и необходима для защиты содержимого памяти при любом ошибочном цикле стирания / записи. Сигнал WC используется, чтобы включить (WC = VIH) или отключить (WC = VIL) внутреннюю защиту записи. Если вывод WC не подключен, то внутренне читается как VIL, и область памяти не защищена от записи. Микросхемы имеющие управление записью не поддерживают многобайтовый режим работы записи, однако все другие режимы записи полностью поддерживаются. Подробная информация в приложении AN404. РАБОТА МИКРОСХЕМЫ. I2С шина Микросхемы ST24/25X04 поддерживают I2C протокол. Этот протокол определяет устройство, посылающее данные на шину как передатчик, а устройство принимающее данные, как приемник. Устройство, управляющее шиной называется «MASTER», а все остальные как «SLAVE». MASTER будет всегда инициализировать данные и будет обеспечивать последовательную синхронизацию. ST24/25X04 - являются всегда подчиненными устройствами.
Условием START является переход от высокого уровня к низкому на линии SDA, в то время как на линии синхронизации SCL высокий уровень. Условие START должно предшествовать любой команде для передачи данных, за исключением цикла программирования, ST24/25X04 непрерывно контролируют линию SDA, и сигналы SCL, создают условия для START сигнала и не будут отвечать, если условие START не дано. Условие STOP. Условием STOP является переход от низкого уровня к высокому на линии SDA, в то время как на линии синхронизации SCL высокий уровень. Условие STOP завершает связь между ST24/25X04 и мастером шины. Условие STOP в конце команды чтения, после и только после отсутствия бита подтверждения, вынуждает микросхему перейти в режим ожидания. Условие STOP в конце команды записи вызывает внутренний цикл записи СППЗУ. Сигнал подтверждения (ACK). Сигнал подтверждения используется, для подтверждения успешной передачи данных. Передатчик шины - мастер или подчиненный, отпустит линию SDA после посылки 8 битов данных. В течение 9-ого периода тактового импульса приемник установит на шине SDA низкий уровень для подтверждения получения 8 битов данных. Ввод данных. В течение ввода данных ST24/25X04 производят выборку сигнала шины SDA по переднему фронту импульсов линии синхронизации SCL. Для правильной работы устройства, сигнал на линии SDA должен быть устойчив в течении изменения на линии синхронизации SCL уровня от низкого к высокому. Данные могут измениться только тогда, когда на линии SCL низкий уровень. Адресация памяти. Для обмена между МАСТЕРОМ шины и подчиненным ST24/25X04, МАСТЕР должен сформировать условие START, затем послать по шине SDA 8 бит, где 7 бит код выбранного устройства и 1 бит (RW) чтения/записи. Вся посылка передается старшим битом вперед. П  РОТОКОЛ I2C ШИНЫ Р  исунок 3. Максимальное значение RL для I2C шины от емкости шины. Рисунок 4. Уровни сигналов Идентификация микросхемы. 4 старших бита кода выбора устройства - идентификатор типа микросхемы, соответствующий формату I2C шины. Для микросхем памяти ST24/25X04, 4 бита фиксированы как 1010b. Следующие 2 бита идентифицируют конкретную микросхему на шине. Они согласованы с уровнями E2, E1 в микросхеме. Таким образом до 4-х микросхем памяти емкостью по 4КБ каждая могут быть соединены к той же самой шине, дающей общую емкость памяти в количестве 16 КБ. После START условия формируемого передатчиком, все приемники на шине принимают и идентифицируют код устройства. Те микросхемы, что опознали свой идентификационный код сравнивают следующие 2 бита с уровнями, установленными на выводах E2, E1. Бит 7 – номер блока (один блок = 256 байт). Бит 8 - бит чтения или записи (RW). Этот бит установливается в ’1‘ для чтения из ST24/25X04, и в ’0‘, для записи в микросхему. Если при идентификации микросхема памяти найдена, то она подтвердит идентификацию выдав бит подтверждения АСК на шине SDA в течение 9-го импульса синхронизации на линии SCL, Операции записиРежим многобайтовый записи (только для ST24/25C04 версий) разрешен когда на вывод MODE подан уровень «1» (VIH). Режим записи страницы разрешен когда на вывод MODE подан уровень «0» (VIL). Вход MODE может управляться динамически, CMOS уровнями. Для ST24/25W04 версий, любая команда записи с WC = «1» не будет изменять содержание памяти. Побайтовая запись. В Многобайтовая запись. Для многобайтового режима записи, вывод MODE должен иметь уровень VIH. Многобайтовый режим записи может начинаться с любого адреса памяти. МАСТЕР посылает от одного до 4 байтов данных, каждый из которых подтверждается ST24/25X04. Передача завершается МАСТЕРОМ, который формирует условие STOP. Продолжительность цикла записи - максимум 10ms, за исключением того, когда к байтам обращаются на 2 строках (которые имеют различные значения для 6 старших битов A7-A2 адреса). В этом случае время программирования равно максимум 20ms. Запись более 4-х байтов в многобайтовом режиме записи может изменять байты данных в смежной строке (одна строка - длиной 8 байтов). Однако многобайтовая запись может правильно записывать до 8 последовательных байтов, если первый адрес из этих 8 байтов - первый адрес строки, а 7 последующих байтов, записываются в эту же самую строку. Запись страницы. Для режима страничной записи, вывод MODE должен иметь уровень VIL. Режим страничной записи позволяет за один цикл записи записать до 8 байтов, если они все размещены в той же самой строке памяти. Это - 5 старших битов (A7-A3 адреса памяти - один внутренний блок). МАСТЕР посылает от одного до 8 байтов данных, после приема каждого микросхема выдает бит подтверждения. При пересылке каждого байта, внутренний счетчик ( 3 самых младших бита ) инкременируется. Передача завершается МАСТЕРОМ, генерирующим условие STOP. Обратите внимание, что, при любом режима записи, формирование МАСТЕРОМ условия STOP начинает цикл внутренней программы записи памяти. Все входы заблокированы, до завершение этого цикла и микросхема не будет отвечать на любой запрос. У  меньшение задержек системы путем опроса бита ACK. В течение внутреннего цикла записи, микросхема отключается от входной шины, для перезаписи данных из внутренних защелок в ячейки памяти. Максимальное значение времени записи дано в таблице характеристик. Так как типовое время короче, то скорость шины может быть увеличена путем опроса шины на формирование микросхемой памяти сигнала подтверждения ACK. ЗАПИСЬ Последовательность записи: Шаг 1: МАСТЕР формирует условие START, предшествующий байту выбора микросхемы и передает 1-й байт новой команды. Шаг 2: Если микросхема памяти занята внутренним циклом записи, бит подтверждения ACK не будет сформирован и МАСТЕР вернется к ШАГУ 1. Если микросхема завершила внутренний цикл записи, то сформирует бит подтверждения ACK, указывая, что она готова получить второй байт. Первый байт был послан в течение Шага 1. Защита записи. Данные в верхнем блоке, имеющем 256 байтов памяти могут быть защищенные от записи. Память защищена от записи между нижним граничным адресом и верхней частью памяти (адрес 1FFh) когда на вывод PRE подан высокий уровень и флаг защиты (бит b2 в байте 1FFh) установлен в '0'. Граничный адрес определяется пользователем, в указателе адреса блока. Указатель адреса блока - 8 разрядный регистр EEPROM, размещенный по адресу 1FFh. Он состоит из пяти старших бит, которые определяют адрес границы нижней части, и 3 младших, которые должены программироваться в '0'. Таким образом указатель адреса может адресовать память с шагом в 8 байт. Р
| |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
