Модель УУ и обобщенная структурная схема УУ

31. 
    Микропрограммные автоматы (МПА) с жесткой и программируемой логикой.
    

Центральное УУ – МПА.

В случае жесткой логики микропрограммы интерпретируются МПА системой жестких физических связей. Характерным для этого типа автоматов является то, что каждой микропрограмме соответствует свой набор логических схем с фиксированными связями между ними.

Команда содержит информацию об операции, кот. будет выполняться в данном рабочем цикле, об источнике операндов, о приёмнике результата, а также указывает в явном или неявном виде адрес следующей команды.

Достоинства и недостатки:

Жёсткая логика

+Самый быстродействующий. Сейчас используется для реализации простых команд

-Более сложные команды уменьшают быстродействие

-Малая регулярность структуры

-Невозможность устранения ошибок, допущенных при проектировании

Программируемая логика

+Способность гибко изменять управляющую информацию в случае ошибок на этапе проектирования

+Более регулярная структура

+Уменьшение времени и стоимости разработки.

+Возможность автоматического поиска неисправностей

+Просто расширить списки команд

+Возможность построения эмуляторов системы команд любой вычислительной системы

-Низкое быстродействие

31. 
    Принципы управления по хранимой в памяти микропрограмме.
    

Программа – это последовательность машинных команд и является алгоритмом решения некоторой задачи.

Любое элементарное действие выполняется при поступлении из МПА микроопераций.

Элементарное действие по преобразованию информации выполняется в течение 1 такта синхронизации и наз-ся микрооперацией.

Совокупность СУ, вызывающих одновременное выполнение нескольких микроопераций, наз-ся микрокомандой.

Последовательность микрокоманд определяет содержание и порядок реализации машинного цикла, наз-ся микропрограммой.

МПА получил такое название потому, что он определяет микропрограмму, как последовательность выполнения микроопераций.

Микропрограммная память служить для хранения всех микропрограмм, интерпретирующих команды конкретного процессора из списка команд. УУ используется для определения адреса очередной микрокоманды конкретной микропрограммы. Каждая микропрограмма имеет свой начальный адрес. В микропрограмме, так же как и в программе, могут осуществляться переходы.

МК имеют операционно-адресную структуру. В оперативной части МК содержится управляющая информация, которая позволяет выполнить определенную МО в блоке обработки данных. В адресной части МК содержится информация, позволяющая определить адрес следующей МК. В общем случае МК содержит n-бит. Эти биты группируются в отдельные поля, имеющие различное назначение и различное кол-во бит. Чтобы определить кол-во полей, назначение и кол-во бит в каждом поле надо знать структуру ВМ. Для них создаются УУ с программируемой логикой.

Команда содержит информацию об операции, кот выполняется в раб. цикле, об источниках инфы, о приемнике рез-та. Микропрограмма содержит инфу о микрооперациях, об источниках инфы, о приемнике рез-та. В микрокоманде содержится инфа, позволяющая определить адрес след микрокоманды. Программа – это последовательность машинных команд и является алгоритмом решения некоторой задачи. Основная идея построения автомата с программируемой логикой – это возложить функции на некое подобие ВМ.

Модель:

МПП хранит микропрограмму выполнения команд, представленных в виде микрокода. В каждом такте по адресу из МПП считывается 1 микрокоманда, определяющая функционирование ВМ в течение одного такта.

По связи 2 из микрокоманды поступает управляющая информация, позволяющая определить адрес следующей микрокоманды. Такт задаётся внешним ГТИ.

Код о-ции позволяет определить Анач микропрограммы, соответствующий выполняемой команде. На послед-ть формирования адресов микрокоманд могут оказывать влияние осведомительные сигналы (из ОА).

Из микропрограммной памяти считываются сигналы 2 типов: сигналы управления операционным блоком и др. компонентами БОД, а также сигналы управления внешними по отношению к процессору устройствами.

Адресная часть МК содержит поля:

Addr – 12-битное поле для указания адреса перехода в микропрограмме;

I – 4-битное поле для указания кода инструкции, реализуемой СФАМК К1804ВУ4 (4 бита);

X – поле управления выбором сигнала условия x(2 бита);

inv – поле управления выбором сигнала условия x(1 бит):

0 – сигнал инвертируется;

1 – сигнал не инвертируется;

0 – проверка разрешена;

1 – проверка запрещена.

Микрооперационная часть МК содержит поля:

I (8:0) – микрокод управления процессорными секциями К1804ВС1 (9 бит);

A/B – поле выбора адреса, поступающего на входы A или В регистрового ЗУ (РОН) микропроцессорных секций (4 бита);

A/D – поле, которое может использоваться для указания адреса А одного из РОН, либо задания кода константы (4 бита) на входе дешифратора констант (DC const);

SA – поле управления выбором источника адреса А (2 бита);

SB – поле выбора источника адреса В (1 бит);

0 – РК (7:4) (R1);

1 – РМК (A/B);

C0 – значение входного сигнала переноса для младшей процессорной секции (1 бит);

SC0 – поле управления выбором сигнала С0 (1 бит);

0 – разряд C0 МК;

1 – признак С4 из РС;

SS – поле управления выбором режима работы регистра состояния РС (1 бит);

0 – признаки в РС сохраняются;

1 – признаки устанавливаются;

DC-- поле управления работой дешифратора констант (1 бит);

0 – разрешение выдачи константы;

1 – запрет выдачи;

SHFT – поле управления сдвигами (не менее 2 бит).

Применяемые в микрокомандах варианты кодирования сигналов управления можно свести трем группам: минимальное кодирование (горизонтальное микропрограммирование), максимальное кодирование (вертикальное микропрограммирование) и групповое кодирование (смешанное микропрограммирование).

При горизонтальном микропрограммировании под каждый сигнал управления в микрооперационной части микрокоманды выделен один разряд. Это позволяет в рамках одной микрокоманды формировать любые сочетания СУ, чем обеспечивается максимальный параллелизм выполнения микроопераций. Кроме того, отсутствует необходимость в декодировании и выходы регистра микрокоманды могут быть непосредственно подключены к соответствующим управляемым точкам ВМ.

-большие затраты на хранение микрооперационных частей микрокоманд

-эффективность использования ПМП получается низкой, так как при большом числе микроопераций в каждой отдельной МК реализуется лишь одна или несколько из них, то есть подавляющая часть разрядов МО содержит нули.

При максимальном (вертикальном) кодировании каждой микрооперации присваивается определенный код, например, ее порядковый номер в полном списке возможных микроопераций. Этот код и заносится в МО. Микрооперационная часть МК имеет минимальную длину, определяемую как двоичный логарифм от числа управляющих сигналов (микроопераций). Такой способ кодирования требует минимальных аппаратных затрат в ПМП на хранение микрокоманд, однако возникает необходимость в дешифраторе ДшМК, который должен преобразовать код микрооперации в соответствующий сигнал управления. При большом количестве СУ дешифратор вносит значительную временную задержку, а главное - в каждой МК указывается лишь один сигнал управления, инициирующий только одну микрооперацию, за счет чего увеличиваются длина микропрограммы и время ее реализации.

Минимальное и максимальное кодирование являются двумя крайними точками широкого спектра возможных решений задачи кодирования СУ.

Промежуточное положение занимает групповое или смешанное кодирование. Здесь все сигналы управления (микрооперации) разбиваются на К групп. В зависимости от принципа разбиения микроопераций на группы различают горизонтально-вертикальное и вертикально-горизонтальное кодирование.

Адресная часть МК содержит поля:

Addr – 12-битное поле для указания адреса перехода в микропрограмме;

I – 4-битное поле для указания кода инструкции, реализуемой СФАМК К1804ВУ4 (4 бита);

X – поле управления выбором сигнала условия x(2 бита);

inv – поле управления выбором сигнала условия x(1 бит):

0 – сигнал инвертируется;

1 – сигнал не инвертируется;

0 – проверка разрешена;

1 – проверка запрещена.

При выполнении микропрограммы адрес очередной микрокоманды относится к одной из трех категорий:

1. 
   определяется кодом операции команды;
   
2. 
   является следующим по порядку адресом;
   
3. 
   является адресом перехода.
   

Принудительная адресация

Здесь в адресной части МК указан адрес следующей микрокоманды, который в случае условного перехода может быть модифицирован. Главное достоинство принудительной адресации- высокая универсальность и быстродействие. Здесь изменение участка микропрограммы не затрагивает остальных микрокоманд, а совмещение в одной МК условного перехода с формированием сигналов управления уменьшает общее время выполнения микропрограммы. Основной недостаток принудительной адресации - повышенные требования к емкости памяти для хранения адресов МК.

Ecтественная адресация

При естественной адресации отпадает необходимость во введении адресной части в каждую МК.

Подразумевается, что микрокоманды следуют в естественном порядке и процесс адресации реализуется счетчиком адреса микрокоманды (СЧАМ). Значение СЧАМ увеличивается на единицу после чтения очередной МК. Однако после выполнения МК с адресом А может потребоваться переход к МК с адресом В + 1. Переход может быть безусловным или зависеть от текущего значения x_{i i} (если x_i = 1, то = А + 1; если x_i = 0, то = В). Для реализации условных и безусловных переходов используются специальные управляющие микрокоманды, состоящие только из двух полей: адресного поля В и поля УП, выделяющего номер условия перехода. Алгоритм выполнения управляющей МК:

если УП = 0, то СЧАМ= В;

если УП !=0, то если x_{i i} - 1, то СЧАМ := В, иначе СЧАМ:= СЧАМ + 1.

Таким образом, при естественной адресации должны применяться МК двух типов: управляющие и операционные. Операционная микрокоманда содержит только микрооперационную часть и не имеет адресной части. Тип К задается ее первым разрядом: если МК(1) = 1, то это управляющая микрокоманда.

Достоинство естественной адресации — экономия памяти микропрограмм, а основной недостаток состоит в том, что для любого перехода требуется полный тактовый период, в то время как при принудительной адресации переход выполняется одновременно с формированием управляющих сигналов без дополнительных обращений к управляющей памяти. Кроме того, при сильно разветвленных микропрограммах требуются большие дополнительные затраты памяти.

Двенадцатиразрядная схема управления последова­тельностью микрокоманд (УПМ) предназначена для построения блоков микропрограммного управления цифровых устройств. Основная функция схемы УПМ заключается в формировании последовательности адре­сов микрокоманд, хранящихся в микропрограммной па­мяти, под воздействием внешних управляющих сиг­налов.

В схеме УПМ можно выде­лить шесть основных блоков: мультиплексор; регистр адреса/счетчик (РгА/Сч); счетчик микро­команд; стек; формирова­тель признака нуля (ФПН); схему управления следую­щим адресом (УСА).

Мультиплексор. Четырехвходовый мультиплексор предназначен для выбора в качестве источника адреса следующей микрокоманды содержимого регистра адре­са/счетчика, или прямого входа адреса, или счетчика микрокоманд, или стека — в зависимости от значений сигналов инструкции и управляющих сигналов кода условия (СС) и разрешения кода условия (ССЕ). Выбранный мульти­плексором адрес поступает на выходную шину схемы УПМ — трехстабильную шину Y. При «0» на входе разрешения выбора адреса (ОЕ) разрешается вывод адреса через шину Y. При «1» на входе ОЕ шина Y от­ключена (состояние высокого сопротивления).

Регистр адреса/счетчик состоит из 12 триггеров D-типа, запись информации в которые производится по положительному фронту тактового сигнала Т при соот­ветствующей инструкции или при RLD = 0 вне зависи­мости от инструкции. В зависимости от выполняемой инструкции РгА/Сч используется или в качестве буфера для записи и хра­нения адреса либо числа циклов, принимаемых от внешнего источника через шину D, или в качестве счет­чика циклов, содержимое которого на каждом такте уменьшается на 1.

Счетчик микрокоманд состоит из регистра счетчика микрокоманд (РгСМК) и схемы приращения — инкрементора. Любой текущий адрес с выхода мультиплексо­ра передается через инкрементор в РгСМК для запо­минания. Регистр СМК состоит из 12 триггеров D-типа, за­пись информации в которые производится по положи тельному фронту тактового сигнала Т. Адрес с выхода РгСМК поступает на вход мультиплексора и в стек. Схема приращения имеет вход переноса СО. При «0» на входе СО адрес с выхода мультиплексора пере­дается через схему приращения немодифицированным. Это означает, что одна и та же микрокоманда может быть выполнена любое число раз. При «1» на входе СО происходит увеличение на 1 адреса, передаваемого с выхода мультиплексора в РгСМК Таким образом мо­гут выполняться последовательно расположенные в па­мяти микрокоманды.

Стек состоит из указателя стека, дешифратора, на­копителя и схемы записи/считывания и предназначен для запоминания адреса возврата при выполнении под­программ и циклов.

Указатель стека представляет собой реверсивный счетчик. Изменение информации в нем происходит по положительному фронту тактового сигнала Т. Сигналы с указателя стека преобразуются дешифратором стека и определяют регистр накопителя, к которому произво­дится обращение. Указатель стека всегда определяет последнее записанное в накопителе слово.

Схема записи/считывания обеспечивает необходи­мую коммутацию для выполнения передачи информации из СМК в накопитель стека (при записи в стек) или из накопителя стека на вход мультиплексора (при считывании из стека).

Формирователь признака нуля вырабатывает внут­ренний управляющий сигнал, когда содержимое РгА/Сч равно нулю.

Схема управления следующим адресом (УСА) пред­ставляет собой комбинационный преобразователь, имеющий 7 входов, и предназначена для преобразова­ния внешних управляющих сигналов (10—13, СС, ССЕ) и внутреннего сигнала в набор управляющих сигналов для блока МПК. Кроме того, УСА вырабатывает три сигнала (РЕ, ME, VE), которые используются для отпи­рания одного из трех внешних источников, подключен­ных к шине D (регистра микрокоманд, преобразовате­ля начального адреса и регистра прерывания). Каждой микрокомандой вырабатывается один и только один сигнал разрешения для внешнего источни­ка, чаще всего для регистра микрокоманд: РЕ=0. Выходы остальных двух внешних источ­ников, подключенных к шине D, находятся в состоянии высокого сопротивления. Таким образом, схема УСА выполняет еще и функции дешифратора.

Текущая информация с шины данных поступает в регистр команд. Разряды, определяющие код операции в команде, поступают на преобразователь начального адреса, который может быть выполнен в виде ПЗУ или ПЛМ и преобразует код операции в адрес первой микрокоманды в микропрограмме, соответствующей данной команде. Этот адрес, при наличии разрешающего сигнала на входе ОЕ преобразователя начального адреса, может быть передан на шину адреса ветвления, представляющую собой внутреннюю адресную магистраль БМУ. Приемником информации в этой магистрали является схема УПМ через прямые входы адреса. Вторым источником информации для шины адреса ветвления может служить часть РгМК, содержащая поле адреса ветвления. Предполагается, что эта часть имеет трехстабильные выводы, управляемые по шине ОЕ. Третьим источником информации шины адреса ветвления служит дополнительный преобразователь адреса, выполненный, как и преобразователь начального адреса, в виде ПЗУ или ПЛМ. Преобразователь адреса может содержать, например, адреса векторов прерывания. Подключение выхода преобразователя адреса и шины адреса ветвления к входу D также управляется по соответствующему входу разрешения ОЕ.

В схеме БМУ имеется мультиплексор кода условия, выбирающий источник условия для текущей микрокоманды. Источниками могут служить, например, разряды регистра состояния центрального процессора микро-ЭВМ. На схеме показан мультиплексор на 8 входов, но, очевидно, число его входов может быть произвольным. С выхода мультиплексора информация передается на управляемый соответствующим разрядом РгМК инвертор кода условия, позволяющий, например, условие «равно 0» заменить на условие «не равно О» и т. д.

Шесть сигналов (сигнал СС с выхода инвертора кода условия, четыре сигнала инструкции 10—13 с соответствующего поля РгМК и сигнал ССЕ) используются в качестве входных для схемы УПМ.

Четырехразрядная микропроцессорная секция (МПС) К1804ВС1 предназначена для построения опе­рационных блоков цифровых устройств с разрядностью, кратной четырем. На схеме можно выделить следующие четыре крупных блока: внутренней памяти, арифметическо-логический, регистра Q, уп­равления.

Блок внутренней памяти содержит регистровое запоминающее устройство(РЗУ) с двумя независимыми каналами выбора информации по адресам А и В. На входе РЗУ включен сдвигатель данных (СДА), позволяющий записывать в РЗУ информацию как без сдвига, так и со сдвигом вправо или влево на один разряд. Запись в РЗУ возможна только по адресу В. Информация перед записью в РЗУ может быть сдвинута влево или вправо на один разряд. Эту опера­цию выполняет сдвигатель данных СДА, управляемый сигналами с дешифратора приемника результата.

Арифметическо-логический блок включает двухвходовое арифметическо-логическое устройство (АЛУ), вы­полняющее 8 логических операций и формирующее 4 признака результата (перенос из старшего разряда С4, переполнение OVR, знак или содержимое старшего разряда на выходе F3 АЛУ и признак нулевого значе­ния Z всех выходах АЛУ). Кроме того, формируются сигналы генерации G и распространения Р переноса из АЛУ, необходимые для организации ускоренного пере­носа в многоразрядной схеме, построенной из несколь­ких МПС. . На входах АЛУ включен селектор источника данных (СИД), позволяющий комбинировать в качест­ве пары операндов АЛУ информацию из пяти источни­ков: с внешней шины данных DO — D3, с каналов А и В из РЗУ и из дополнительного регистра Q. Пятый источник является условным и представляет собой ну­левую константу, которую можно подать на один из входов АЛУ. С выхода АЛУ информация подается на селектор выходных данных (СВД). На второй вход селектора информация может быть передана прямо с выхода А РЗУ, минуя АЛУ. С выхода СВД информа­ция через управляемые усилители передается на выход­ную шину МПС — трехстабильную шину Y.

Блок регистра Q состоит из дополнительного реги­стра Q и сдвигателя регистра (СДР), который позволя­ет записывать информацию в PrQ с выхода АЛУ и сдвигать содержимое PrQ вправо или влево на один разряд. Запись информации в PrQ выполняется при пе­реходе тактового сигнала на входе Т из «0з> в «1».

Блок управления формирует управляющие сигналы для остальных блоков МПС (эти сигналы на рис. 1.1 показаны штриховыми линиями). Входами блока явля­ются шины кода микрокоманды 10 — 18, которые, со­гласно формату микрокоманды, можно разделить на три группы. Блок управления также можно представить состоящим из трех частей, причем первая вырабатыва­ет сигналы управления для СИД, вторая — для АЛУ, а третья —для СВД, PrQ и сдвигателей СДР и СДА.