Ќазаќстан республикасыныѕ білім жјне єылым министрлігі
жүктеу/скачать 1.42 Mb.
|
| 2 Бульдік алгебра және ЭЕМ-нің логикалық схемасы
ЭЕМ немесе есептеу ортасын тұтасымен алғанда кез келген дискретті есептеу құрылғыларының негізін құрайтын логикалық схемалардың құрылымды –функционалды сипатталуы үшін машина логикасын математикалық әдіспен зерттеу ретінде 1854 жылы Дж.Буль құрған бульдік алгебра аппараты қолданылады. Бульдік алгебраны қолдану схема-лармен немесе логикалық диаграммалармен амалдар қолданғаннан көрі, бульдік өрнек-термен ыңғайлы жұмыс жасауға мүмкіндік беріп қана қоймай, сонымен қатар формальді деңгейде эквивалентті түрлендіру және негізгі теоремалар жолымен кез келген мақсаттағы экономикалық және техникалық түрде өте дамыған электрондық құрылғыларды құруға мүмкіндік бере отырып, оларды жеңілдетеді. Бульдік алгебра аппараттарының және онымен сипатталатын логикалық схемалардың утилитарлық мәні сонымен қатар, көрсетілген аппаратқа негізделетін ақырлы – автономды түсінуге негізделген программалық қамсызданудың құрылымдық қателерін автоматты түрде табу әдістемелерінің болуына да қатысты. Қазіргі заманғы ЕТ құрылымдық-функционалдық архитектурасын талдау, өңдеу және сипаттаудың негізгі құралы бола отырып, бульдік алгебра “компьютерлік нформатика” курсының, сонымен қатар есептеуіш ғылымдардың бірқатар тарауларының негізгі құрылымдық бөлігі болып табылады. Жалпы, кез келген формальды математикалық жүйе мына жиындардан: элементтерден, оларға қолданылатын амаладардан және аксиомалардан тұрады. Есептеуіш құрылғылар схемаларын шартты түрде үш топқа бөлуге болады: орындаушы, ақпараттық және басқарушы. Біріншісі бинарлы түрде берілген ақпаратты өңдеуді жүргізеді; екіншсі бинарлы түрдегі ақпаратты беру үшін қолданылады; үшіншісі басқарушы функцияларды орындайды. Барлық жағдайларда да, негізінен, логикалық схеманың қандай да бір нүктесінде әртүрлі деңгейлі екі сигнал пайда болады. Демек, сигналдар бинарлы символдармен {0,1} немесе логикалық мәндермен {Ақиқат (True), Жалған (False)} берілуі үмкін. Сондықтан, бульдік алгебраның B={0,1} элементтер жиыны бинарлы таңдалады; мұндай алгебра бинарлы немесе ажыратқышты деп аталады. Оның элементтерін константа немесе логикалық 0 және 1 деп атайды; кей жағдайларда логикалық 0 және 1 бинарлы цифрлар сәйкес келеді, басқа жағдайларда оларға Жалған (False) және Ақиқат (True) логикалық мәндері сәйкес келеді. Логикалық схемаларды құрылымды-функционалды сипаттау үшін оның түйіндеріне сәйкесінше 0 және 1 мәндерін қабылдайтын, бульдік айнымалылар қойылады; бульдік айнымалыларды сипаттау үшін латын алфавитін қолданамыз. Бульдік алгебраның элементтер жиынын анықтап алған соң, оған амалдар мен постулаттар (аксиомалар) жиынын беру қажет. 1 кесте Айнымалылар Негізгі логикалық амалдар X Y {X· Y|X және Y}
немесе Y} {X`| емес X} Бірнеше бульдік амалдар бар, олардың ішінен тек үшеуі: ЖӘНЕ (AND), НЕМЕСЕ (OR) және ЕМЕС (NOT) негізгі болып табылады, қалғандарын осылардың негізінде алуға болады. ЖӘНЕ амалын логикалық көбейту немесе конъюнкция деп аталады, {· | және } көбейту таңбасымен белгіленеді және 1 (а) кестесімен анықталады. НЕМЕСЕ амалылын логикалық қосу немесе дизъюнкция деп атайды, {+| немесе} таңбасымен және 1 (b) кестесімен анықталады. Және, ЕМЕС амалы логикалық терістеу немесе инверсия, деп аталады, {`| емес } таңбасымен және 1 (с) кестесімен анықталады; 1 кестесі бульдік алгебра аксомаларын (постулаттарын) береді. Сонымен, бульдік алгебра B={0,1} элементтер жиынынмен, 1-кестеде берілген {ЖӘНЕ, НЕМЕСЕ, ЕМЕС} амалдарымен және аксиомалармен анықталады. Бульдік алгебра логикалық өрнектермен немесе ақиқаттық кестесімен логикалық схемалар анализін жасап қана қоймай, сонымен қатар олардың синтезін де жасайды, яғни логикалық схеманың құрылымды-аналитикалық есептерін де шешеді. ЕТ құралдарын құру кезінде қолданылатын элементар ЛС вентилдер (gates) деп аталады; қазіргі уақытта негізіне қазіргі заманғы ЭЕМ жататын бірқатар базалық вентилдер бар; олардың кейбіреулері төменде қарастырылған. Логикалық амалдардың {ЖӘНЕ,НЕМЕСЕ,ЕМЕС} жиыны әмбебап (функционалды толық) болып табылатындықтан, яғни оның негізінде кез келген логикалық функцияны ұсынуға болатындықтан, оған сәйкес келетін вентильдер жиыны да әмбебап болып табылады. Базалық вентильдер негізінде (19) кез келген ЛС құрыла алады. Математикалық логикадан белгілі, {ЖӘНЕ,НЕМЕСЕ,ЕМЕС} мен қатар функционалды толық болып негізгі амалдардың басқа да қарапайым жиындары табылады: {ЖӘНЕ, ЕМЕС}, {НЕМЕСЕ,ЕМЕС},{ЖӘНЕ-НЕМЕСЕ} (Шеффер штрихі), {НЕМЕСЕ-ЕМЕС} (Пирс бағдаршасы) және т.б. Шынымен де, мысалыға {ЖӘНЕ,ЕМЕС} редуцияланған жүйесі {X· Y,X+Y,X`} є {X· Y,(X`· Y`)`,X`} болғандықтан, функционалды толық қасиетін жоғалтпайды. Элементар немесе базалық ЛС кескіндейтін схемаларды және олардың байланысын логикалық диаграмма (ЛД) деп атайды; егер ЛД вентилдерден тұрса және онда кері байланыс болмаса, онда оған сәйкес келетін ЛС комбинациондық деп атайды. Комбинацияланған ЛД және бульдік өрнектер арасындағы өзара бірыңғай сәйкестікке байланысты, соңғысы ЛД/ЛС анализа және/немесе синтезінде де қолданылады; соған орай, бульдік алгебра құрамындағы бульдік өрнектер қазіргі заманғы техникалық ғылымдардың көптеген салаларында кеңінен қолданылады. Элементар вентильдің екеуі де әмбебап болып табылады, яғни олардың әрқайсысының негізінде {ЖӘНЕ,НЕМЕСЕ,ЕМЕС} кез келген базалық амалдар үшін ЛС ретінде де, сонымен қатар кез келген комбинациялық ЛС ретінде де жүзеге асыруға болады. Мұнда бірқатар күрделі құрылымдық есептерді шешуге болады: күрделілігі минимальді ЛС алу, элементар вентилдер жиыны берілген ЛС, вентильдердің тиімді топологиясы және т.б. Мұндай есептерді шешу үшін миллиондаған элементар вентильдерден тұратын және күрделі топологиялы өте күрделі ЛС тиімді жасауға мүмкіндік беретін арнайы автоматтандырылған жобалау жүйесі (САПРлар). Логикалық вентильдер олар жүзеге асыратын амаладардан тәуелсіз бірдей элементтер, ең бастысы тоқ өтуінің транзистор-ажыратқышы негізінде құрылады. Жоғарыда айтылып кеткендей, тізбектелген схема коммуникациялықтан жадының болуымен ерекшеленеді; оның негізгі элементіне триггерді – арнайы электрондық схеманы жатқызуға болады. Триггерлі схема деп екі шығыс сигналдардан {Q,Q`} тұратын арнайы ЛС (жоғарыда айтылған логикалық вентилдерде жүзеге асырылған) айтамыз. Сонымен қатар, шығыс Q-сигнал ақиқат болып табылады, ал Q`-сигнал - жалған немесе қосымша болады. Осы сигналдарға триггердің екі берік күйі сәйкес келеді: 1 (қондыру) және 0 (шығару). Кіріс сигналы әскрінен триггер дискретті түрде бір берік күйден екіншісіне өтеді және бұл кезде дискретті түрде оның шығыс сигналының дәрежесі өзгереді: жоғары (1) және төмен (0), оң логика кезінде. Триггерлер схемасы бірнеше типтерге бөлінеді: RS-, T-, D-, JK-триггер және т.б. Триггер күйі шығыс Q(Q`)-сигналмен анықталады, ал оның қызмет көрсету ережесі өту кестесімен беріледі. RS-триггер схемасы триггерлердің басқа түрін құруға негіз болып табылады. Маңызды тізбектелінген схемалар ретінде санағыштарды, жылжыту регистрлерін, жады элементтерін және т.б. айтуға болады. Ақпаратты ЭЕМ-де өңдеу ЛС екі түрде: комбинация-ланған және тізбектелген немесе автоматтардың қолданбалы теория терминдерінде - ЛС және шығу мен өту толық жүйелі элементар автоматтармен жүргізіледі. Цифрлы есептеуіш құрылғыларын құруға арналған элемменттер жиыны көп жағдайда функцияоналды артық болады, ол ЛС – ды қолданылатын элементтері бойынша үнемді болатындай етіп құруға мүмкіндік береді. Жиын базалық және қосымша логикалық амал-дарды орындауға арналаған элементтерден тұрады. Физикалық түрде элементтер жартылай өткізгішті кристаллда сәйкес технологиямен құрылған микросхемаларды білдіреді. Элементтердің бірқатары күрделілігі бойынша әртүрлі: кіші дәрежелі интеграциялы (ИС), орташа (ОИС), үлкен (ҮИС) және өте үлкен (ӨҮИС) дәрежелі интеграциялы микросхемалардан тұрады. ИС түріндегі логикалық элементтер қолданылатын логикалық вентилдер жиынын құрады: AND,OR,NOT,AND-OD,OR-ELSE және т.б., сонымен қатар триггерлер. ОИС, ҮИС және ӨҮИС логикалық схемалар түйіндерді, тіпті тұтас ЭЕМ-дерді құрады. Қазіргі заманғы ЭЕМ-дың техникалы-экономикалық көрсеткіштерінің артуы ҮИС мен ӨҮИС қолданылуына байланысты. Микропроцессорлардың әмбебап қолданылуын құру ҮИС мен ӨҮИС қолданылуы мәселесін шешкенімен, ҮИС- ды электрондық схемалар құру мәселесін қалдырады. жүктеу/скачать 1.42 Mb. Достарыңызбен бөлісу:
|